← 返回 JSSC 论文列表JSSC 2021第11期Data Converters40nmSAR ADCDAC
A 90-dB-SNDR Calibration-Free Fully Passive Noise-Shaping SAR ADC With 4 Passiv
一种无需校准、全被动噪声整形SAR ADC，实现90.5dB SNDR和94.3dB动态范围。
40nm CMOS, 1.1V, 67.4µW, 0.061mm², 40kHz带宽
噪声整形SAR ADC全被动无需校准DAC失配误差整形低功耗
▸创新点1：4×被动增益噪声整形滤波器架构（方法创新）。通过优化被动环路滤波器的结构设计，实现了4倍的被动增益，显著降低了整体热噪声，提升了ADC的信噪比（SNDR）至90.5 dB，同时保持零静态电流和PVT鲁棒性。
▸创新点2：无音调二阶DAC失配误差整形（电路创新）。采用创新的二阶失配误差整形（MES）技术，有效消除了传统DAC失配导致的谐波失真，实现了无音调（tone-free）的输出特性，提升了动态范围（DR）至94.3 dB。
▸创新点3：数字预测恢复ADC输入信号范围（系统创新）。提出了一种数字预测算法，解决了因MES技术导致的信号范围损失问题，将ADC输入信号范围恢复至满幅摆动，确保了高精度转换的稳定性。
▸创新点4：全被动式设计实现低功耗与高集成度（电路创新）。在40-nm CMOS工艺下，仅消耗67.4 µW功耗（1.1V供电），面积占用0.061 mm²，兼具低功耗与小尺寸优势，适用于便携式设备。
Abstract
Noise-shaping (NS) successive approximation
register (SAR) analog-to-digital converters (ADCs) using passive
loop filters have drawn the increasing attentions owing to their
simplicity, low power, zero static current, and PVT robustness.
However, prior works show the limited resolution because of
two main challenges: the thermal noise and the digital-to-analog
converter (DAC) mismatch. This article presents a high-resolution
full passive NS SAR ADC. It uses an efficient NS filter architec-
ture tha