← 返回 JSSC 论文列表JSSC 2021第12期Data Converters28nm
A Hybrid-Loop Structure and Interleaved Noise-Shaped Quantizer for a Robust 100-
提出混合环路结构和带通时间交织噪声整形量化器，提升100MHz带宽CT-DSM的鲁棒性和采样率。
28nm CMOS, 1.6 GS/s, 67.5 dB SNDR, 13.4 mW
混合环路时间交织噪声整形带通SARCT-DSM高带宽
▸创新点1：混合环路DSM架构（系统创新） - 该架构结合了连续时间(CT)和离散时间(DT)DSM的优势，通过混合反馈环路设计有效降低了PVT变化和时序误差敏感性，同时保持了100MHz带宽下的高动态范围性能。
▸创新点2：带通时间交织噪声整形SAR架构（电路创新） - 采用创新的带通噪声整形技术和时间交织技术，将SAR ADC的采样率提升至1.6GS/s，同时通过噪声整形改善了量化噪声特性，实现了67.5dB的峰值SNDR。
▸创新点3：高能效系统集成（系统创新） - 在28nm CMOS工艺下实现0.09mm²的小面积集成，总功耗仅13.4mW，达到166.2dB的Schreier FoM，性能与最先进的CT-DSM相当。
▸创新点4：鲁棒性设计方法（方法创新） - 通过混合架构设计有效解决了传统CT-DSM对PVT变化敏感的问题，提高了系统在工艺、电压、温度变化下的稳定性。
Abstract
A continuous-Time delta–sigma modulator
(CT -DSM) excels at high-bandwidth (BW), high-dynamic-range
analog-to-digital conversion. However , CT-DSMs suffer from
PVT variation, high sensitivity to timing errors, and are
restricted in sampling rate. This work proposes a hybrid-loop
(HL) DSM architecture to mitigate the disadvantages of
CT-DSM while providing similar performance. This work also
introduces a bandpass time-interleaved noise-shaping (TINS)
successive-approximation (SAR) architecture, w