← 返回 JSSC 论文列表JSSC 2021第3期RF & Wireless65nmPLL
A 10-Gbs 180-GHz Phase-Locked-Loop Minimum Shift Keying Receiver Shenggang Dong
一款180GHz MSK接收器，采用PLL自同步载波频率，实现10Gb/s数据传输。
10 Gb/s BER < 10^-12, 12.5 Gb/s BER 3.8×10^-5
180GHzMSK接收器PLLCMOS次谐波混频器
▸创新点1：PLL自同步载波频率（系统创新）。通过相位锁定环路实现180GHz载波的自主同步，无需外部LO输入，显著简化系统架构并提升可靠性，支持10Gbps数据传输且误码率<10^-12。
▸创新点2：双平衡反并联二极管对次谐波混频器（电路创新）。采用次谐波混频技术将LO频率降低50%，在65nm CMOS工艺下实现180GHz高频信号处理，同时通过双平衡结构抑制共模噪声。
▸创新点3：可调零点稳定性增强技术（方法创新）。利用串联电感实现可调传输零点，动态优化PLL带宽与相位裕度，将数据处理能力提升至12.5Gbps（当前PLL接收机最高速率），误码率3.8×10^-5。
▸创新点4：混频器优先架构（系统创新）。采用mixer-first接收机设计，在射频前端直接完成信号下变频，避免传统超外差架构的镜像干扰问题，提升系统集成度。
Abstract
A 180-GHz minimum shift keying (MSK) receiver
(RX) using a phase-locked loop (PLL), which self-synchronizes
the carrier frequency, is demonstrated. The mixer-first RX
is fabricated in a 65-nm CMOS process. A double-balanced
anti-parallel-diode-pair sub-harmonic mixer performs the phase
detection, reducing the frequency of local oscillator (LO) by half.
Tunable zeros realized by series inductors are used to improve
the stability and to increase the data rate handling capability.
Without external L