JSSC 2021第8期Wireline I/O55nmEqualizerDRAM

A Controller PHY for Managed DRAM Solution With Damping-Resistor-Aided Pulse-Bas

提出一种用于高容量DRAM的控制器PHY，采用阻尼电阻辅助脉冲前馈均衡器减少信号干扰。

1067 Mb/s时C/A信号时序裕量从0.23 UI提升至0.29 UI，2133 Mb/s时DQ信号读写时序裕量分别为0.53 UI和0.72 UI

DRAM控制器PHY阻尼电阻脉冲前馈均衡器信号反射

▸创新点1：阻尼电阻辅助三抽头脉冲前馈均衡器（PB-FFE）是一种电路创新，通过引入阻尼电阻有效减少信号反射，同时利用三抽头结构补偿插入损耗，显著提升信号完整性。在1067 Mb/s下，时序裕量从0.23 UI提升至0.29 UI。

▸创新点2：能量效率优化是一种系统创新，PB-FFE仅在信号跃迁前后激活电流通路，减少静态功耗，实现动态能效控制。该方法在2133 Mb/s读写操作中分别实现0.53 UI/211 mV（读）和0.72 UI/230 mV（写）的稳定裕量。

▸创新点3：反射抑制技术属于方法创新，通过阻尼电阻与均衡器的协同设计，解决DRAM高负载通道的符号间干扰问题。实验证明该方案能有效抑制高频反射，改善分散性信道特性下的信号质量。

▸创新点4：55nm CMOS工艺集成是制造创新，将复杂均衡器与控制器PHY单片集成，验证了高密度DRAM接口在先进制程下的可行性，为高带宽存储器提供可扩展的物理层解决方案。

Abstract

A controller PHY for high-capacity DRAM is presented. To reduce precursor and postcursor intersymbol interference due to its dispersive channel characteristics and a heavy load of many DRAM chips and to attenuate reﬂec- tion on a highly reﬂective command/address (C/A) channel, a damping-resistor-aided three-tap pulse-based feed-forward equalizer (PB-FFE) is introduced. An appropriate damping resis- tance can attenuate reﬂection, and the PB-FFE compensates for increased insertion loss due to the