JSSC 2021第9期Data Converters40nmSAR ADC

A Fully Dynamic Low-Power Wideband Time-Interleaved Noise-Shaping SAR ADC Haoyu

提出一种全动态、低功耗、宽带时间交织噪声整形SAR ADC，采用CIFF架构实现。

40nm CMOS, 1.1V, 50MHz带宽, 8.5mW功耗, 69.1dB SNDR

时间交织噪声整形SAR ADC低功耗全动态

▸创新点1：全动态无静态放大器设计（方法创新）。通过完全消除静态放大器，实现了低功耗动态操作，功耗仅为8.5 mW，同时避免了PVT敏感放大器增益对NTF的影响，显著提升了系统能效比。

▸创新点2：采用多路径动态比较器实现前馈求和（电路创新）。利用多路径动态比较器替代传统有源求和电路，不仅简化了结构，还提高了速度，支持50 MHz的宽带宽操作，同时降低了功耗。

▸创新点3：NTF对PVT变化具有高鲁棒性（系统创新）。通过采用设备比例决定NTF的设计，使得NTF零点接近1，具有良好的噪声整形效果，且对工艺、电压和温度变化不敏感，提升了系统的稳定性。

▸创新点4：全被动开关电容电路实现交织操作和环路滤波器（电路创新）。通过全被动开关电容电路实现交织操作和环路滤波器，进一步降低了功耗和复杂度，同时保持了高性能，SNDR达到69.1 dB。

Abstract

This article proposes a fully dynamic, low-power, wideband, time-interleaved (TI), noise-shaping (NS) successive- approximation-register (SAR) analog-to-digital converter (ADC) based on the cascade of integrators with feedforward (CIFF) architecture. Both the interleaving operation and the loop ﬁlter are implemented by using the fully passive switched-capacitor circuits. The feedforward summation is realized by a multi-path dynamic comparator. The overall noise transfer function (NTF) is highly