2018

本文回顾了半导体行业60年来的三大技术范式转变（大型机、个人计算、物联网），分析了用户与设备比率反转的趋势，并展望了未来半导体创新的方向。

本文提出一种受大脑启发的低功耗架构研究方法，通过同时优化工艺、电路、系统架构和学习算法，以满足物联网边缘设备的嵌入式系统需求。论文综述了从器件到算法的跨层次协同设计思路，旨在实现类脑芯片。

本文回顾了汽车行业采用半导体技术的历史，并展望了未来由半导体技术驱动的移动出行社会，重点讨论了电气化、自动驾驶和网联汽车的发展趋势。

该论文回顾了计算机架构50年的发展历程，从早期大型机到现代领域特定处理器（如TPU）和开源RISC-V指令集，分析了统一指令集架构的重要性。

提出一种基于频率调制的MEMS陀螺仪，直接测量速率作为频率并与精密时钟参考比较实现数字输出，避免了传统位移测量方法中比例因子复杂且易受参数变化影响的问题。实现了40ppm的比例因子精度和1.2度/小时的偏置稳定性。

该论文提出了一种基于MEMS可穿戴地面反作用力传感器阵列和接口ASIC的个人惯性导航系统，旨在解决GPS缺失环境下的高精度位置追踪问题。通过传感器阵列和专用ASIC，系统实现了更准确的位移和方向估计。

针对86英寸大尺寸触摸屏面板，提出了一种多路交互式电容触摸系统（MI-CTS），支持主动笔输入并实现了手掌误触抑制功能，解决了现有系统无法同时进行实时多路交互以及主动笔使用中的手掌误触问题。

本文提出了一种抗噪声的手写笔模拟前端，采用可调频率调制和线性插值数据重建技术，解决了移动设备中手写笔在噪声环境下信号检测的难题。通过比较不同手写笔系统，该设计提升了信噪比和抗干扰能力。

该论文提出了一种用于微型3D超声探头的适配间距前端ASIC，集成了子阵列波束成形ADC，有效解决了二维换能器阵列中大量元件与有限电缆数量之间的不匹配问题。

这篇论文提出了一种单芯片、减少导线的主动导管系统，用于心内超声成像。系统集成了可编程发射波束成形和接收时分复用功能，旨在提高成像质量并简化导管结构。

本文提出一种基于双谐振变压器的无参考磁传感器，用于生物检测应用。该传感器通过漂移消除技术实现了0.3ppm的高精度，避免了荧光标记的漂白问题，并兼容CMOS工艺，降低了成本。

该论文提出了一款80×60像素的微辐射热计CMOS热成像仪，实现了100mK的NETD和100ms的快速启动时间。通过集成0.234mm²面积、1.89μVrms噪声的12位ADC，在低成本非制冷条件下实现了高性能热成像。

本文在10nm FinFET工艺中实现了高密度低电压SRAM设计，通过脉冲PMOS TVC和阶梯字线技术降低VMIN，达到23.6Mb/mm²的面积密度，解决了FinFET技术中器件尺寸量化对紧凑6T SRAM设计的挑战。

该论文提出了一种采用极紫外（EUV）光刻技术的7nm FinFET SRAM，并设计了双写驱动辅助电路，以解决低电压应用中的写入问题。通过EUV单次曝光实现高分辨率图案化，克服了传统ArF浸没式多重图案化的限制，从而提升芯片密度和低电压性能。

本文提出一种适用于7nm工艺的L1缓存内存编译器，支持5GHz操作频率，旨在满足高速计算和移动应用的需求。该方法通过编译器生成的缓存宏替代传统全定制设计，在保持高性能的同时改善密度和可扩展性。

该论文提出了一款16Gb、18Gb/s/pin的GDDR6 DRAM，通过每比特可训练的单端DFE和无PLL时钟技术解决了高速数据传输中的信号完整性和时钟抖动问题。

本文提出了一款16Gb LPDDR4X SDRAM，采用10nm级DRAM工艺，通过NBTI容忍电路、SWD PMOS GIDL降低技术、自适应降速方案和无亚稳态DQS对齐器，解决了NBTI退化、漏电和时序对齐等可靠性问题。

本文提出了一款1.2V 64Gb HBM2堆叠DRAM，采用螺旋点对点TSV结构和改进的bank group数据控制，实现了341GB/s的高带宽，解决了传统DIMM内存带宽受限的问题。

本文提出了一款采用带宽扩展技术的16Gb/s/pin 8Gb GDDR6 DRAM，通过四分之一速率时钟架构、2-tap DFE和连续时间线性均衡器等创新，解决了高带宽图形DRAM面临的数据传输速度瓶颈问题。

本论文提出一款16Gb容量、1.2V供电、3.2Gb/s/pin速率的DDR4 SDRAM，通过改进电源分配网络和修复策略，解决了高密度存储在高数据率下的电源噪声和良率问题。

本文提出QUEST，一种基于对数量化（log-quantized）的多用途DNN推理引擎，通过电感耦合技术堆叠在96MB 3D SRAM上，解决了传统DRAM堆叠方案中延迟过大的问题，实现了7.49TOPS的高性能推理。

提出了一种名为UNPU的统一深度神经网络加速器，支持1b到16b完全可变的权重位精度，能够高效加速卷积层、全连接层和循环层，解决了现有加速器仅支持部分层类型的问题，实现了50.6TOPS/W的高能效。

本文提出一种基于CNN和立体匹配的实时3D手势识别处理器，功耗仅9.02mW，适用于头戴显示器等智能移动设备。该处理器解决了传统ToF深度传感器功耗高（>2W）导致续航不足的问题，同时克服了纯立体匹配方案交互性差的缺点。

提出一款混合信号二进制CNN处理器，在28nm CMOS工艺上实现全片上存储，以3.8μJ/图能耗达到CIFAR-10数据集86%准确率，解决边缘端低功耗高精度图像分类问题。

该论文提出了一种128×16大规模MIMO检测器，采用链路自适应近最优算法，在28nm UTBB-FDSOI工艺上实现了1.8Gb/s的数据速率和70.6pJ/b的能效。通过压缩阵列架构和最大化数据重用的保持缓冲器，解决了传统检测器面积大、功耗高的问题。

该论文提出了一种基于压缩感知的重构引擎，用于实时生理信号监测。通过引入稀疏度估计框架和鲁棒正交匹配追踪算法，解决了传统OMP算法对测量噪声敏感和收敛速度慢的问题。芯片采用40nm CMOS工艺实现，支持232至1996KS/s的采样率。

本文提出了一种50MHz带宽的连续时间ΔΣ调制器，通过动态误差校正技术解决了多比特反馈DAC中的符号间干扰问题，实现了79.8dB SNDR和95.2dB SFDR。该设计在保持高能效的同时满足了蜂窝通信的带宽需求。

本文提出一个15.2-ENOB连续时间ΔΣ ADC，功耗仅7.3μW，与电容耦合斩波仪表放大器结合，构成一个能在200mVpp刺激伪影下记录1Hz-5kHz神经信号的神经记录前端，解决了闭环神经调控中刺激伪影导致传统前端饱和的问题。

该论文提出了一种基于误差反馈结构的二阶噪声整形SAR ADC，通过优化噪声传递函数零点实现了13-ENOB的高分辨率，解决了传统CIFF结构功耗高和缩放友好性差的问题。

该论文提出了一种采用积分器切片技术的增量ΔΣ ADC，实现了动态功耗降低。在1.1mW功耗和200kS/s采样率下，达到了91.5dB的动态范围，适用于多通道传感器读出等需要高分辨率Nyquist率ADC的应用。

本文提出了一种动态缩放ADC，通过结合粗量化和细量化实现高动态范围，在1kHz带宽内达到120dB DR和118dB SNDR，功耗仅280μW，解决了微功耗ADC在低带宽应用中动态范围受限的问题。

该论文提出了一种工作在0.4V超低电压下的13位270kS/s SAR-ISDM混合模数转换器，通过采用无运放时域积分器解决了传统SAR ADC在高分辨率下受限于DAC失配和比较器噪声的问题，实现了高能效和高精度转换。

该论文提出了一种信号无关的背景校准技术，实现了20位分辨率、1MS/s采样率的流水线SAR ADC，INL达到0.3ppm。通过流水线架构延长采集时间，并采用残差放大器自动归零和mini-ADC解析前4位MSB，解决了高精度ADC的校准噪声问题。

该论文提出了一种用于物联网应用的低功耗分数-N全数字锁相环（ADPLL），采用10位隔离恒定斜率数字时间转换器（DTC），在65nm CMOS工艺中实现了0.98mW的功耗和-246dB的FOM，解决了低功耗与低相位噪声/杂散之间的权衡问题。

本文提出了一种23GHz的低相位噪声数字Bang-Bang锁相环，用于快速三角波和锯齿波啁啾调制。解决了雷达系统中生成低相位噪声、低杂散和高线性度啁啾信号的问题。

本文提出一种40nm CMOS的36.3-38.2GHz分数-N FMCW Chirp合成器PLL，采用连续时间带通ΔΣ调制器实现噪声整形，解决了毫米波全数字PLL中传统TDC性能受限的问题，达到-216dBc/Hz^2的低相位噪声。

该论文提出了一种低相位噪声的数字Bang-Bang锁相环，通过引入数字时间转换器（DTC）实现分数-N分辨率，并解决了Bang-Bang鉴相器过载导致的锁定失败或瞬态过长问题，实现了快速锁定和宽锁定范围。

本文提出了一种数字频率合成器，通过抖动辅助的拉拽抑制技术，同时处理了数控振荡器和参考路径的耦合问题，有效减轻了多无线电平台中注入拉拽对PLL性能的影响。该设计解决了高速无线收发器中由于功率放大器或邻近PLL干扰导致的频率合成器性能退化难题。

该论文提出了一种采用亚采样技术的Type-I频率合成器，实现了0.01mm²的超小芯片面积、4.6-5.6GHz的频率范围和-254dB的FOM，解决了传统Type-II电荷泵PLL中功耗、噪声和面积难以同时优化的难题。

该论文提出了一种无分频器的参考采样RF PLL，通过创新的参考采样技术打破了传统PLL中抖动FOM与参考杂散之间的权衡，实现了-253.5dB的抖动FOM和低于-67dBc的参考杂散。

该论文提出了一种82-108GHz的ADPLL，采用分裂变压器和双路径开关电容梯级的DCO，实现了-181dB的FOMT。解决了W波段DCO因寄生效应导致的频率分辨率低和调谐范围有限的问题。

该论文提出了一种用于直接调制激光器（DML）系统的28Gb/s收发器，采用啁啾管理的电子色散补偿（EDC）技术，以解决DML中啁啾现象限制传输距离的问题。通过电子域补偿，实现了低成本、低功耗的中距离光链路方案。

该论文提出了一种56Gb/s的突发模式NRZ光接收机，通过快速上电和CDR锁定技术（6.8ns）实现自适应光链路的细粒度功率门控，以降低数据中心低利用率链路的功耗。

该论文提出了一种采用帧脉冲宽度调制（FPWM）方案的20Gb/s串行链路收发器，旨在克服传统多电平调制方案在高速有线链路中面临的信噪比降低和线性度要求更严格的问题。通过在40nm CMOS工艺中实现，该收发器提高了频谱效率并降低了码间干扰。

该论文提出了一种用于高反射内存接口的紧凑型单端收发器（TRX）和时钟数据恢复（CDR）电路，采用相位差调制技术，实现了7.8Gb/s/pin的数据速率和1.96pJ/b的能效，有效解决了长尾符号间干扰（ISI）问题。

该论文实现了一款56Gb/s NRZ有线收发器，功耗126mW，采用16nm FinFET工艺，针对同步短距离芯片间通信应用。通过优化电路设计和低功耗技术，解决了高速短距离接口的功耗与速率权衡问题。

本文提出了一种在16nm CMOS工艺下实现的接地参考单端串行链路，以1.17pJ/b的能效和25Gb/s/pin的数据速率支持片外和片内封装通信。该设计旨在利用低成本有机封装和传统PCB，满足多芯片系统中对高带宽、低功耗互连的需求。

该论文提出了一种基于127GHz CMOS收发器的20Gb/s PAM-4调制接触式通信系统，通过数字预失真技术克服了传统OOK/ASK调制带宽密度低、载波恢复困难及耦合器面积大的问题。

本文提出了一种4摄像头VGA分辨率胶囊内窥镜系统，采用80Mb/s体信道通信收发器和亚厘米范围定位技术，解决了传统单摄像头胶囊内窥镜视角不足、盲区导致漏诊率高达20%的问题，实现了360°全视角成像。

该论文提出了一种由生物燃料电池供电的无线生理化传感系统，用于葡萄糖/乳酸检测。系统采用0.3V超低电压供电，集成了一个180nW、64dB SNR的被动ΔΣ ADC，解决了传统电池供电传感器体积大、寿命短的问题。

本文提出了一种用于电化学气体检测的阻抗谱SoC，实现了0.28mΩ的灵敏度和105dB的动态范围。该SoC集成了高精度电位器电路和阻抗测量功能，解决了电化学气体传感器寿命短和检测精度低的问题。

该论文提出了一种用于脑神经化学监测的超低功耗阻抗分析仪，采用无运算放大器的ΔΣ调制器架构，实现了50nW功耗和5kHz带宽。该设计通过优化电路结构显著降低了功耗，适用于实时监测钾、钠离子浓度等神经化学信号。

该论文提出了一种用于经颅无线数据传输的感应耦合收发器，实现了200Mb/s的数据速率和5e-11的误码率，旨在解决植入式神经记录仪通过头皮和颅骨向外部处理器无线传输大量数据的问题。其发射能量效率达到1.5pJ/b，为高通道数神经记录系统提供了低功耗无线通信方案。

该论文提出了一种330μm×90μm的光电集成无线片上系统，用于记录神经活动，解决了传统电极有线连接或大尺寸RF线圈带来的运动伪影和测量限制问题。

该论文提出了一款基于硅光电倍增管（SiPM）的665μW多模态监测ASIC，集成了近红外光谱（NIRS）、脑电图（EEG）和电阻抗断层成像（EIT）三种功能，用于可穿戴功能性脑成像。通过采用SiPM实现高灵敏度低功耗NIRS检测，并首次将三种模态集成在单芯片上，解决了传统脑成像设备体积大、功耗高的问题。

该论文提出了一种用于闭环神经调控的递归记忆脑状态分类器，集成了32通道Track-and-Zoom Δ2Σ ADC和电荷平衡可编程波形刺激器。解决了在神经刺激期间不间断监测脑活动、高效自适应处理以及安全刺激的挑战。

该论文针对企业服务器处理器在高频高功耗下的电源噪声问题，提出了一种结合关键路径传感器和片上分布式电源估计引擎的电压跌落缓解方案。通过实时检测负载变化并动态调整电压，有效降低了电源噪声对处理器性能的影响。

该论文提出了一种结合全数字锁相环（PLL）和Buck转换器的松弛调节系统，用于集成电路的集成电压调节（IVR）。该系统实现了自主的连续导通模式（CCM）与断续导通模式（DCM）转换控制，以应对宽负载电流范围下的效率优化问题，平均效率达到82%。

该论文提出了一种自动背偏置补偿单元，在FDSOI 28nm工艺下实现了50%的漏电降低，覆盖0.35V至1V的电压范围，解决了传统最坏情况设计和后硅调谐带来的功耗过高问题。

该论文提出了一种0.4V供电、430nA静态电流的NMOS数字低压差线性稳压器（LDO），通过NAND型模拟辅助环路实现快速瞬态响应，解决了超低功耗应用中传统数字LDO瞬态响应慢和静态电流大的问题。

该论文提出了一种基于节拍频率量化器的全集成数字LDO，内置自适应采样机制，仅需40pF输出电容即可实现快速瞬态响应，解决了传统数字LDO响应速度慢的问题。

该论文提出了一种500mA模拟辅助数字LDO（Analog-Assisted Digital-LDO）用于片上分布式电源传输网格（DPDG），通过协作调节降低IR drop并改善瞬态响应，解决了传统分布式调节器纹波大和功耗高的问题。

该论文提出了一种采用开关电容电阻的数字低压差稳压器，实现了亚1.55mV的精度和36.9ps的FOM，解决了DVFS SoC对快速瞬态响应和高精度调节的需求。

该论文提出了一种具有突发模式对应节能功能的高效快速瞬态数字低压差稳压器。通过非线性斜率控制器和突发模式技术，实现了快速瞬态响应和良好的负载调节。

该论文提出了一种8位亚阈值混合热传感器，采用单元件远程传感技术，在22nm FinFET工艺中实现了±1.07°C的测量不准确度。它解决了传统NPN基传感器在双阱工艺中受限的问题，实现了低功耗、小面积的多传感器部署。

该论文提出一种基于Wheatstone桥的电阻温度传感器，采用zoom-ADC架构大幅减小面积（0.25mm²），在-55°C至125°C范围内实现了0.12°C（3σ）的高精度，同时达到领先的能效，解决了传统桥式传感器面积大、能效低的问题。

本文提出了一种基于电阻的温度传感器，采用65nm CMOS工艺，实现了0.53pJ∙K²的能耗和7000μm²的小面积，并在-40°C至125°C范围内达到±0.35°C（3σ）的高精度，解决了传统BJT传感器在亚1V供电下不兼容以及面积过大的问题。

该论文提出了一种全集成±4A高侧电流传感器，支持25V输入共模电压范围，并采用1.5V单电源供电。通过使用超越电源轨的ADC和PTAT参考电压，解决了高侧电流传感中需要外部电阻分压器或电平移位器的问题，同时补偿了片上金属分流器的温度依赖性。

提出了一种适用于生物传感的电流测量前端，实现了160dB动态范围和7ppm INL，解决了亚皮安级信号电流在nA-μA背景电流下的高精度测量难题。

该论文提出了一种采用占空比（duty-cycled）技术的桥式数字转换器，集成在13mm³的压力传感系统中，实现了2.5nJ的超低能耗。解决了传统桥式测量方案功耗高的问题，适用于电池供电的微型传感器节点。

本文提出了一款用于桥式测量系统的高分辨率可编程增益读出IC，采用新型低噪声放大器设计，实现了21.8b分辨率、亚100μHz的1/f拐点和2.4μV失调电压，解决了传统开关电容或多运放仪表放大器功耗-噪声折衷差的问题。

本文提出了一种用于CMOS兼容热导率二氧化碳传感器的相位域读出电路，解决了传统NDIR传感器尺寸大、成本高且与CMOS工艺不兼容的问题。该电路通过测量热导率引起的相位变化来检测CO2浓度，适用于楼宇自动化中精确控制通风的应用。

该论文介绍了基于Intel 14nm三栅极CMOS工艺的SkyLake-SP（SKX）至强服务器处理器，解决了高性能计算中核心数量、缓存层次和内存带宽的平衡问题。通过28核配置、每核1MB L2缓存和1.375MB非独占L3缓存，以及6通道DDR4内存支持，实现了可扩展的性能提升。

IBM z14处理器采用14nm FinFET工艺，面向下一代大型机，实现了高性能和高可靠性。该论文介绍了处理器的架构设计、电路技术及系统集成，解决了大型机对计算能力、带宽和可靠性的严苛要求。

该论文提出了一款采用细粒度动态电压频率调整（DVFS）与集成电压调节器的节能图形处理器，通过执行单元Turbo和保持性睡眠模式在14nm三栅极CMOS工艺中实现能效提升。解决了传统图形处理器在动态功耗管理和能效优化方面的挑战。

本文介绍了AMD的下一代SoC“Zeppelin”，采用GLOBALFOUNDRIES 14nm LPP FinFET工艺，集成超过4.8B晶体管，包含高性能Zen x86核心、缓存、内存控制器、PCIe/SATA等IO控制器以及南桥芯片组功能。该SoC专为多芯片架构设计，可灵活用于服务器、桌面等多个市场，解决了高性能计算中的多芯片互联和系统集成问题。

该论文提出了一种用于物联网端到端安全的可重构DTLS密码引擎，通过硬件加速和动态配置实现低能耗和高吞吐量。解决了资源受限设备上安全通信的性能与功耗平衡问题。

该论文提出了一种峰值功耗仅595pW、每周期能耗14pJ的超低功耗微控制器，通过双模式标准单元和自启动技术，解决了电池无关分布式传感器节点在电池能量间歇可用时依赖微弱收集能量持续工作的问题。

该论文介绍了一款厘米级自供电、智能且安全的IoT边缘节点，集成了基于14nm Tri-Gate CMOS的超低功耗SoC。解决了物联网设备在尺寸、功耗、安全性和能量收集方面的挑战。

本文介绍了一款采用96字线层技术的512Gb 3b/单元（TLC）3D闪存芯片，解决了高密度存储与层数扩展的挑战。通过优化工艺和电路设计，实现了大容量与非易失性存储。

本文提出了一种闪存控制器，结合高速3D NAND闪存（读取时间3μs），实现了15μs超低延迟的SSD，解决了传统闪存延迟约50μs的问题，缩小了与DRAM的差距。

该论文报道了一款1Tb容量、每单元4比特的64层堆叠字线3D NAND闪存，实现了12MB/s的编程吞吐量，解决了高密度存储与高性能编程的矛盾。

该论文提出了一种混合信号可编程非线性接口，用于资源高效的多传感器分析，解决了传统数字后端处理功耗过高的问题。通过模拟域特征提取和数据压缩，减少了数字化所需的数据量和字长，从而降低了系统功耗。

该论文提出了一种采用模拟特征提取和数字深度神经网络的超低功耗语音活动检测器，总功耗仅1μW，解决了在能量收集和电池供电设备中实现自然语音交互的关键问题。通过结合模拟前端和数字推理，实现了高能效的语音/噪声区分。

该论文在14nm FinFET工艺中实现了32GHz谐振鳍晶体管，解决了高频MEMS谐振器与先进CMOS工艺集成的问题。通过利用FinFET的鳍结构作为谐振元件，实现了高频率和高Q值的片上谐振器。

该论文提出了一种10Gb/s硅光子收发器，采用数字监督的模拟微环波长稳定技术，解决了微环谐振器因温度变化导致的波长漂移问题，实现了150μW功耗和120μs锁定时间。

该论文提出了一种针对激光故障注入攻击的闭环对策，包括分布式体电流传感器和安全擦除代码机制。在0.18μm CMOS AES核上实现，仅增加28%面积开销即可有效禁用激光攻击。

本文提出了一种8通道13GHz的电子自旋共振片上系统，采用注入锁定压控振荡器阵列，实现了200μM的浓度灵敏度。该系统解决了传统ESR设备体积大、成本高的问题，为生命科学和材料科学研究提供了紧凑的片上解决方案。

该文提出了一款采用14nm CMOS FinFET工艺的8位时间交织SAR ADC，采样率覆盖24至72GS/s，实现了在奈奎斯特频率下SNDR大于30dB（等效ENOB约4.7位），转换能耗仅为2.0至3.3pJ/conversion。该设计满足了ITU OTU-4、OIF 112G等高速光通信标准对ADC的采样率和分辨率需求，解决了在高采样率下保持良好能效和线性度的问题。

本文提出了一款16位6GS/s奈奎斯特电流舵DAC，采用16nm CMOS工艺。通过有界INL校准和温度计动态元素匹配（DEM）技术补偿电压和时序误差，实现了在高达1.9GHz频率下IMD<-90dBc的卓越线性度，同时保持低功耗和小面积。

该论文提出了一种16位12GS/s的单/双速率DAC，采用逐次带通Delta-Sigma调制器架构，实现了在DC至6GHz频率范围内低于-67dBc的三阶互调失真（IM3）。解决了灵活无线/有线发射机中需要高带内频谱纯度（SFDR和NSD）以及信号频带敏捷分配的问题。

本文提出了一款29GHz分数N频率合成器，适用于5G毫米波通信，实现了-31dBc的集成相位噪声，并支持多个频段以满足后向兼容需求。该设计解决了毫米波频段低相位噪声频率生成的关键问题。

本文提出了一种无需调谐的注入锁定频率三倍器（ILFT），通过注入电流增强技术将锁定范围提升至76.4%，工作频率覆盖22.8至43.2GHz，解决了传统ILFT锁定范围窄的问题，适用于多频段5G毫米波本地振荡器生成。

该论文提出了一种工作在301.7-331.8GHz的全集成频率稳定化源，采用0.13μm BiCMOS工艺，通过完全片上反馈环路替代传统PLL，解决了THz频段自由运行振荡器因电源噪声和环境变化导致的频率漂移和线宽问题。

该论文提出了一种逆F类CMOS VCO，通过内在高Q的基波和二次谐波谐振来抑制1/f^2到1/f^3相位噪声。相比传统的显式或隐式二次谐波共模谐振设计，该结构无需额外尾谐振腔，实现了更优的相位噪声性能。

设计了一个15GHz四核BiCMOS VCO，采用双极晶体管实现低相位噪声和高FOM，解决了下一代通信和雷达系统对本地振荡器频谱纯度的严格要求，并在多模并发环境下保持鲁棒性。

该论文提出了一款工作在7.4-14GHz频率范围的PLL，实现了54fsrms的极低抖动，采用16nm FinFET工艺，用于集成射频-数据转换器SoC。解决了直接射频数据转换器对低相位噪声和低杂散采样时钟的需求，以最小化自混频和邻道混频。

该论文提出了一种适用于150-400V宽输入范围的隔离型DC-DC总线转换器，通过单片斜率感测零电压开关（ZVS）检测技术，实现了13ns的快速导通时间，解决了高压波动下转换器效率和可靠性的问题。

该论文提出了一种全集成三电平栅极驱动器，支持GaN门极注入晶体管，解决了因GaN低阈值电压导致的意外导通问题。通过三电平驱动方案，实现了11.6nC的驱动能力，提升了开关可靠性和效率。

该论文提出了一种适用于3-40V宽输入电压、10-50MHz高频的12W隔离式GaN驱动器，采用自激式死区时间最小化技术，实现了0.2ns/0.3ns的死区时间、7.9%的最小占空比和50V/ns的共模瞬态抗扰度，解决了高频GaN驱动中死区时间优化和隔离难题。

该论文提出了一种4-16GHz基于逆变器的注入锁定正交时钟发生器，集成了相位插值器，用于多标准I/O接口。通过电压调节器抑制电源噪声并跟踪控制电压，实现了宽频率范围和有效的相位噪声抑制，解决了多标准I/O中对宽频率范围低抖动时钟的需求。

本文提出了一种基于晶振频率四倍频的5GHz时钟乘法器，通过提高振荡器噪声抑制带宽来改善相位噪声，在65nm CMOS工艺中实现了370fsrms抖动和6.5mW功耗。解决了传统基于环形振荡器的时钟乘法器因参考频率限制导致噪声抑制带宽不足的问题。

本文提出了一种分数N数字锁相环，通过背景抖噪消除环路来抑制由时间数字转换器或增量累加调制器量化误差引起的分数N杂散。实验结果表明，该设计实现了最差情况下近载波分数杂散优于-62.5 dBc，有效改善了确定性抖动和互调产物。

本文提出一种基于环形DCO的全数字锁相环，采用快速相位误差校正(FPEC)技术，通过模拟注入锁定时钟乘法器的相位重新对齐机制实现超低抖动，同时利用积分器特性降低参考杂散并支持高倍频因子。

本文提出了一种基于N-path混频器的宽带混合耦合器环形器天线接口，实现了全双工通信中的低噪声自干扰消除。该设计在0.55-0.9GHz频率范围内达到2.7dB的噪声系数和40dB的发射自干扰抑制，提升了频谱效率。

本文提出了一种基于0.13µm SiGe BiCMOS工艺的128像素0.56THz传感阵列，用于实时近场成像。该阵列通过近场操作突破了衍射极限，实现了高分辨率太赫兹成像。

该论文提出了一种62-68GHz频段的线性6Gb/s 64QAM CMOS Doherty辐射器，通过Doherty架构提升了毫米波功率放大器在功率回退时的效率，解决了高PAPR信号传输时能量效率低的问题。实测峰值PAE为27.5%，6dB回退PAE为20.1%。

提出了一种69-79GHz CMOS多端口功率放大器/辐射器，集成了锁相环，实现了+35.7dBm连续波等效全向辐射功率，旨在降低毫米波系统的封装和测试成本。

该论文提出一种基于变压器的AM-PM失真校正技术，用于28GHz CMOS功率放大器以实现高线性度和高效率。该设计针对5G毫米波通信中对高数据率和高阶调制（如QAM）的需求，在28GHz频段实现了41%的功率附加效率（PAE）和良好的线性性能。

该论文提出了一种用于蜂窝NB-IoT应用的紧凑型双频数字Doherty功率放大器，采用并联组合变压器架构，解决了在低频段（699-915MHz）和高频段（1710-1980MHz）同时实现高功率、高效率输出的问题。

本文提出了一种连续模式谐波调谐的19-29.5GHz超线性功率放大器，支持18Gb/s数据率，实现了18.4%的调制PAE和43.5%的峰值效率，解决了5G毫米波系统中高密度星座调制对线性度的严格要求。

该论文提出了一种基于耦合旋转行波振荡器（RTWO）的次谐波接收机前端，用于5G E波段（71-76GHz和81-86GHz）回传链路。解决了本地振荡器分配网络需要>19%调谐范围、精确正交相位以及低相位噪声（-119dBc/Hz @10MHz偏移）的难题，实现了低功耗高性能的毫米波接收。

该论文提出了一种工作在70-100GHz的混频器优先接收机前端，用于毫米波大规模MIMO阵列，在28nm CMOS工艺中实现了12mW的低功耗。通过采用无源混频器和基带阻抗合成技术，解决了毫米波接收机在高线性度、低功耗和宽带宽之间的权衡问题。

该论文提出了一种13阶CMOS可重构射频带通滤波器，通过可调传输零点实现高选择性，旨在替代传统声学滤波器（SAW/BAW），用于无SAW的软件定义无线电（SDR）接收机，以支持多频段、多输入多输出（MIMO）和载波聚合需求。

本文提出了一种具有细粒度电压转换比（VCR）的全集成开关电容（SC）DC-DC转换器，采用算法电压馈送技术，实现了0.22V至2.4V的宽输入电压范围。该转换器通过系统化的VCR生成，解决了传统SC转换器因VCR有限导致效率波动大的问题。

本文提出了一种10MHz时域控制的电流模式降压转换器，通过时域控制替代传统模拟电流环路，解决了电感电流传感器噪声敏感和次谐波振荡问题，实现了8.5%至93%的宽开关占空比。

本文提出一种用于车载收音机的单电感多输出(SIMO)DC-DC转换器，集成升压、降压和浮动输出电压功能，在汽车电池电压从4V到40V宽范围变化下实现86%的高效率。解决了Class-D音频功放供电需要稳定控制的问题。

本文提出一种基于Buck的升降压转换器，通过嵌入1/2和3/2电荷泵，实现了97%的高效率和6µs的快速恢复时间，解决了传统非反相Buck-Boost转换器效率仅略高于90%的问题。

该论文提出了一种双路径DC-DC升压转换器，通过连续输出电流传递和低电压纹波技术，实现了95.2%的高效率。解决了传统升压转换器在输出纹波和效率之间的权衡问题。

本文提出了一种用于80MHz LTE-Advanced发射机的包络跟踪调制器（ETM），通过动态调整射频功率放大器的供电电压，实现了87.1%的高效率和31dBm的PA输出功率，解决了高PAPR信号下PA效率低下的问题。

本文提出了一种用于包络跟踪功率放大器的双通道供应调制器，支持带内和带间上行载波聚合，解决了多频段同时发射时需要独立调制电源电压的问题。

提出了一种N型低压差稳压器，通过功率回收和近零驱动死区技术实现了94%的功率回收效率，并在短周期负载下将下冲降低至20mV，解决了传统LDO效率低和瞬态响应差的问题。

该论文提出了一种用于近阈值计算(NTC)的片上谐振栅极驱动开关电容转换器，解决了NTC系统中需要大量高效DC-DC转换器的问题。通过谐振栅极驱动技术，实现了70.2%的转换效率，支持数百毫安的重负载。

本文实现了一款支持1024QAM的802.11ax 4×4 WLAN接入点收发器SoC，通过频率依赖的IQ校准技术解决了高调制阶数下的IQ失配问题，提升了频谱效率。

本文提出了一种以全数字锁相环（ADPLL）为核心的蓝牙低功耗（BLE）收发器，接收机采用2.3mW的干扰容忍混合环路结构，发射机功耗2.9mW，解决了2.4GHz ISM频段下多设备共存时的干扰问题，实现了超低功耗与高邻道抑制。

本文提出一款0.8V超低功耗蓝牙5/BLE数字密集型收发器，采用相位跟踪接收机和混合环路滤波器，实现了2.3mW的接收功耗和0.8mm2的小面积，适用于物联网应用。

该论文提出了一种在16nm FinFET工艺中实现的0.45V亚毫瓦全数字PLL，用于蓝牙低功耗（BLE）调制和瞬时信道跳频。通过降低DCO的闪烁相位噪声，允许在接收数据包期间冻结调谐字更新并直接FM调制DCO，从而在低功耗下实现快速信道获取和相位噪声抑制。

本文提出了一款0.2V能量收集蓝牙低功耗（BLE）发射机，集成了微功耗管理器，在0dBm输出功率下实现了25%的系统效率，解决了低电压环境（如室内太阳能、热梯度）下能量收集效率低和系统集成度差的问题。

本文提出了一种具有自动偏移补偿功能的唤醒无线电接收机，实现了-76dBm的灵敏度和7.4nW的超低功耗，解决了事件驱动传感器节点在休眠状态下低功耗唤醒的难题。

该论文提出了一种用于毫米级分布式节点的超声波唤醒接收机，在14.5mm²芯片面积上实现了8nW功耗和-59.7dBm灵敏度，解决了功率、面积和干扰受限应用中的唤醒问题。

该论文提出了一种5.8GHz能量收集近场无线电芯片，尺寸仅为116μm×116μm，集成了片上线圈天线，无需外部组件。通过创新的功率与信号路径分离设计，解决了微型化无线电中天线同时连接下行链路和电源管理单元的挑战，适用于RFID、可穿戴/植入设备及防伪电子等领域。

该论文提出了一种神经“共处理器”的概念，用于探索神经系统疾病的治疗方法。通过融合神经科学、电路设计、算法和能量传递方法，开发了先进的植入式系统，以更好地服务患者群体。

本文提出了一种全浸入式深脑神经探针，采用模块化架构并在每个电极下方集成Delta-Sigma ADC，解决了高密度深脑记录中电子集成度受限的问题，实现了同时读取大量电极而无需大量互连。

该论文提出了一种具有16384个电极和1024个通道的多模态CMOS微电极阵列（MEA），用于高通量细胞内动作电位测量。它解决了传统膜片钳技术通量低的问题，能够同时记录大量细胞的电生理活动。

本文设计了一款0.13μm CMOS SoC，实现了多通道光遗传学光刺激与多单元电生理记录在同一芯片上的集成。解决了现有IC无法同时提供多通道光刺激和电生理记录、缺乏ADC或仅支持单一信号模态的问题。

本文提出一种毫米级、自由漂浮、无线供电的植入式光学刺激片上系统，用于光遗传神经调控。该系统无需电池或导线，减少了传统有线植入设备对动物行为的限制，提高了行为学研究的准确性。

该论文提出了一种用于神经记录的低功耗ADC阵列，采用预测数字自动范围控制技术，实现了92dB动态范围和亚微伏RMS噪声，每通道功耗仅0.8μW。解决了神经信号记录中高动态范围与低功耗之间的矛盾。

该论文提出一种多通道神经记录放大器系统，通过差分调节抑制比增强技术，实现了110dB的共模抑制比和100dB的电源抑制比。解决了神经信号记录中因电极阻抗和电源噪声导致的共模干扰问题。

本文提出一种基于心跳锁定环的超低功耗光电容积脉搏波（PPG）心率传感器，总功耗仅43.4μW。通过心跳锁定环技术大幅降低LED驱动器的占空比和功耗，解决了可穿戴设备中PPG传感器功耗过大的问题。

本文提出了一种静默数字辅助自动调零稳定电压缓冲器，用于高阻抗传感器和采样电压参考的读出。该缓冲器通过自动调零稳定拓扑实现极低的输入电流（0.6pA）和偏移（0.6µV），同时避免了传统斩波放大器的高输入电流问题。

本文提出一种无需稳压器的亚0.5V晶体振荡器，用于能量收集的蓝牙低功耗无线电。通过双模式跨导方案和可缩放自参考啁啾注入技术，解决了在变化电源电压下的启动和稳态挑战，实现了14.2nJ的启动能量。

本文提出了一种CMOS双RC频率参考电路，通过采用双RC结构补偿温度漂移，实现了在-45°C至85°C范围内±250ppm的高精度，同时保持了低功耗特性，解决了传统RC频率参考精度低的问题。

本文提出一款2×20W、THD+N低至0.0013%的D类音频放大器，采用闭环架构以改善传统开环D类放大器的线性度、噪声和电源抑制比问题，并在全功率范围内保持一致的音频性能。

本文提出一种采用Gm噪声消除技术的全差分D类音频放大器，有效抑制1/f噪声并避免传统斩波引起的混叠和线性度下降。实现了0.0004% THD+N（-108dB）、112dB SNR和3.15W输出功率，适用于高保真音频应用。

该论文提出了一种面积高效的PWM残余混叠减少技术，实现了低静态电流（0.96mA）和低失真（THD+N 0.0032%）的1.45W D类音频放大器，解决了闭环D类放大器中因PWM高频残余混叠导致的相位误差和占空比误差失真问题。

本文提出了一种采用分割CDAC系数乘法器的低功耗3.25GS/s 4阶可编程模拟FIR滤波器，用于宽带模拟信号处理。该设计利用离散时间电路技术克服深亚微米CMOS中的模拟设计挑战，实现了高采样率与可编程性。

该论文提出了一种采用40nm工艺的256K×44嵌入式RRAM宏单元，通过SL预充电读出放大器（SL-Precharge SA）和低压电流限制器（Low-Voltage Current Limiter）来改善读写性能，解决了RRAM读写操作中的速度和功耗问题。

该论文提出了一种在28nm工艺下实现的1Mb STT-MRAM，通过采用单电容偏移抵消感测放大器，实现了2.8ns的快速读取访问时间，有效解决了传统STT-MRAM感测裕度小和参考电压随工艺变化漂移的问题。

该论文提出了一种基于28nm工艺的32Kb嵌入式2T2MTJ STT-MRAM宏单元，通过优化读取路径和电路设计，实现了1.3ns的快速读取访问时间，解决了STT-MRAM因隧道磁阻比小导致的读取信号裕度不足和读取干扰问题，适用于需要快速可靠读取的非易失性存储应用。

本文提出了一种基于60nm结晶氧化物半导体晶体管的存储模块，实现了20ns写入、45ns读取和10^14次循环的高耐久性，旨在为人工智能应用提供低功耗高速的LSI。

提出了一种名为Conv-RAM的能效型SRAM，将卷积计算嵌入到存储阵列中，以降低基于CNN的机器学习应用的功耗。通过电荷分享机制和本地位线电容复制来实现模拟域的计算，并采用输入翻转技术减少敏感放大器偏移的影响。

这篇论文提出了一种基于内存计算的机器学习分类器，支持片上训练，实现了42pJ/决策的低能耗和3.12TOPS/W的高能效，解决了嵌入式传感系统在能量受限下的持续推断和自适应问题。

该论文通过异构集成碳纳米管场效应晶体管（CNFET）和电阻式RAM（RRAM），利用单片3D集成技术实现了一个端到端的脑启发超维计算系统，并成功应用于语言识别等认知任务，解决了传统CMOS技术在能效和计算密度上的瓶颈。

该论文提出了一种基于65nm工艺的1Mb非易失性存内计算ReRAM宏单元，用于二进制深度神经网络（DNN）的边缘AI设备。通过亚16ns的乘累加操作，解决了传统冯·诺依曼架构中数据搬运的能耗和延迟瓶颈，实现了低功耗、高速的神经网络推理。

本文提出一种基于65nm工艺的4Kb算法依赖的计算存储SRAM单元宏，实现了全并行乘积和运算，解决了深度神经网络中卷积和全连接层的计算瓶颈，同时降低功耗和硬件成本，适用于边缘AI设备。

该论文介绍了一款60GHz 144单元相控阵收发器，实现了51dBm的最大EIRP和±60°的波束扫描范围，用于回程应用。它解决了毫米波通信中高增益、宽角度覆盖和高效能传输的挑战。

该论文提出了一款23-30GHz混合波束成形MIMO接收机阵列，采用闭环多级前端波束成形器，旨在解决未来5G及动态环境（如AR/VR、车联网）中毫米波窄波束的快速精确对准与跟踪问题。通过全视场动态波束成形，提升了链路可靠性与低延迟性能。

该论文提出了一款采用28nm bulk CMOS工艺的28GHz双极化24通道相控阵收发器，用于5G用户设备和基站，解决了低成本、高输出功率和效率的问题。

本文提出一种可重构的28/37GHz混合波束赋形MIMO接收机，支持单频段多流MIMO和双频段载波聚合模式，通过全连接架构最大化孔径利用率，并采用数字可编程RF波束赋形权重实现灵活控制。

本文提出了一种全集成可扩展的W波段相控阵模块，集成了天线、自对准和自测试功能，旨在降低5G毫米波系统的成本并支持大规模部署。

该论文提出了一种64GHz全双工收发机前端，采用片上多馈自干扰消除天线和全通网络，解决了毫米波全双工系统中宽带调制自干扰抑制的难题。通过天线域、射频域和数字域的分布式抵消，实现了约100dB的自干扰消除，显著降低了接收机线性度要求。

本文提出一种背照式全局快门CMOS图像传感器，采用像素并行14位亚阈值ADC，解决了滚动快门导致的运动物体失真问题，同时提高了灵敏度和能效。

该论文提出了一款32×32像素的时间分辨单光子图像传感器，像素间距为44.64μm，填充因子达19.48%，并集成了片上行/帧处理功能。该传感器专为纠缠光子成像等量子应用设计，能够实现超越经典物理极限的超分辨成像。

本文提出了一款采用有机光电导薄膜的8K4K分辨率60fps全局快门CMOS图像传感器，实现了450ke-的大饱和信号，满足了广播和监控等领域对高分辨率和高现实性摄像的需求。

本文提出了一种1/2.8英寸的24百万像素CMOS图像传感器，采用0.9微米像素间距，并通过全深度深槽隔离技术分离像素，解决了小像素间的串扰问题，实现了高分辨率成像。该传感器适用于移动设备的高像素密度应用。

本文提出了一款1/4英寸、3.9百万像素的低功耗事件驱动背照式堆叠CMOS图像传感器，旨在满足智能家居摄像头等无线产品对小尺寸和长电池寿命的需求。通过事件驱动架构和背照式堆叠技术，实现了低功耗和高像素密度。

论文提出了一款1.1μm像素间距的13.5M像素3D堆叠CMOS图像传感器，通过3D堆叠和高速列并行读出架构，实现了230fps全高清和514fps高清视频拍摄，满足了智能手机对慢动作视频的高帧率需求。

该论文提出了一款2.1μm像素尺寸的33M像素CMOS图像传感器，采用多功能3级流水线ADC，支持480fps高速模式和120fps低噪声模式，解决了高分辨率视频拍摄中速度与噪声的折衷问题。

本文提出了一款20通道TDC/ADC混合SoC，用于240×96像素的成像LiDAR系统，实现了200米测距范围、10%反射率下小于0.125%的精度。通过智能累积技术解决了长距离高精度LiDAR中的信噪比和精度问题。

本文提出了一款1M像素、65nm背照式（BSI）工艺的320MHz解调飞行时间（TOF）图像传感器，采用3.5μm全局快门像素和模拟合并技术，解决了高分辨率、低功耗、小尺寸3D深度相机的需求。

该论文提出了一种基于单光子雪崩二极管（SPAD）的256×256分辨率直接飞行时间（DTOF）图像传感器，采用45/65nm 3D堆叠工艺，用于激光雷达（LiDAR）应用。通过光学偏振调制技术，解决了远距离、高背景光干扰下的精度和速度问题。

该论文提出了一种采用10nm CMOS工艺、支持112Gb/s PAM-4调制的发射机，集成了3抽头前馈均衡器（FFE），解决了超高速率下信号完整性和均衡挑战。

该论文设计了一种在14nm CMOS工艺下实现的112Gb/s PAM-4源串联终端(SST)发射机，采用8抽头前馈均衡(FFE)以补偿信道损耗，实现了2.6pJ/b的高能效。这项工作解决了高速PAM-4发射机在均衡能力和功耗之间的权衡问题。

该论文提出了一款4通道、1.25至28.05Gb/s的多标准收发器，采用14nm FinFET工艺，实现了6pJ/b的能效和40dB的信道损耗补偿能力。它解决了高速串行接口中信道损伤瓶颈和多标准兼容性问题，并支持独立的发送/接收速率。

本文提出了一款采用16nm FinFET工艺的全自适应19-56Gb/s PAM-4有线收发器，通过可配置ADC和先进均衡技术支持50G/100G/400G端口，旨在降低基础设施升级成本。

该论文提出了一种采用自适应阈值ADC的64Gb/s PAM-4收发器，通过非均匀量化和LMS算法优化阈值，降低了ADC功耗并改善了链路误码率。

本文介绍了采用28nm FDSOI CMOS工艺的16至64Gb/s PAM-4极短距离收发器，实现了4.9pJ/b的能效，解决了PAM-4调制下低功耗收发器设计中的高线性度与宽带宽挑战。

本文提出一种采用65nm CMOS工艺的32Gb/s PAM-4收发器，通过基于自适应时钟相位和阈值电压的判决反馈均衡器（DFE）实现了低功耗和低误码率，在23dB信道损耗下达到BER<10^-12，功耗仅133mW。

该论文提出了一种全数字乘法延迟锁定环（MDLL），通过边缘再提取、双环VCO和块共享频率跟踪环路技术，在0.0056mm²面积和0.3mW功耗下实现了292fsrms抖动和-249dB FOM，解决了传统MDLL中频率跟踪环路面积和功耗大的问题。

提出了一种全可综合的周期抖动传感器（PJS），无需模拟电路、参考时钟或校准，通过改进随机时间数字转换器（TDC）实现。解决了片上时钟质量评估依赖低噪声模拟电路和额外校准的问题。

该论文提出了一种适用于0.3V至1.2V宽电压范围的频率可缩放分数N全数字锁相环（ADPLL），通过一种推测性双参考插值时间数字转换器（TDC）解决了传统模拟PLL在低电压下难以工作的问题，实现了宽频率锁定范围和低功耗。

该论文提出了一种55nm工艺的时间域混合信号神经形态加速器，集成了随机突触和嵌入式强化学习，旨在实现智能体的连续学习能力。通过混合信号电路和随机突触机制，解决了传统数字加速器在强化学习任务中效率低下的问题。

该论文提出了一种增强安全性的降压DC-DC转换器，采用基于真随机数的伪迟滞控制器，以解决传统线性反馈移位寄存器（LFSR）在功率注入攻击（PIA）下可预测和可重现的安全漏洞，同时降低电磁干扰（EMI）。

该论文提出了一种利用后制造编程的安全伪装逻辑系列，旨在防止IC逆向工程和IP盗窃。在65nm CMOS工艺下实现了3.6GHz的加法器原型，验证了该方法的可行性和高性能。

该论文提出了一种基于竞争性氧化物击穿的物理不可克隆函数（PUF）方案，通过利用两个晶体管栅氧化层击穿的竞争过程生成稳定且唯一的响应，实现了接近零的比特错误率，从而解决了传统PUF可靠性不足的问题。

该论文提出了一种基于泄漏电流的物理不可克隆函数（PUF），通过重映射技术实现无损稳定，适用于物联网安全。解决了传统PUF在面积效率和稳定性方面的不足，实现了445F2的超小面积。

该论文提出了一种用于WiFi反向信道无线供电的共集成天线能量收集器，解决了小尺寸天线在2.4GHz WiFi低功率环境下能量收集效率低和冷启动困难的问题。通过共集成天线和整流器设计，实现了极低功耗的无线能量收集。

本文提出了一种13.56MHz时间交错谐振电压模式无线功率接收器，采用隔离谐振器和准谐振升压技术，解决了传统电压模式接收器需要大输入电压的问题，提高了功率转换效率。

本文提出了一种基于GaN的Class-E无线功率传输系统，实现了70W输出功率和90%效率。通过自动匹配点搜索控制，实现了零电压开关，解决了高功率高效率WPT系统中的匹配和效率问题。

本文提出了一种可重构交叉连接的无线功率收发器，用于双向设备到设备（D2D）充电，解决了传统无线充电依赖交流电源而D2D充电受限于电池能量的问题，实现了78.1%的总效率。

该论文提出了一种工作在13.56MHz的无线功率与数据传输接收器，采用振幅键控（ASK）调制，实现了0.1%的极小调制深度下数据解调，同时保持75.4%的有效功率转换效率。解决了植入式和可穿戴设备中无线功率传输与低功耗、低误码率数据通信的兼容性问题。

该论文提出了一种多输入单电感多输出（MISIMO）能量收集器，采用事件驱动最大功率点跟踪（MPPT）控制，解决了环境能量源与设备瞬时功率需求不匹配的问题。在28nm FDSOI工艺下实现了89%的峰值效率和60000倍的动态范围。

该论文提出了一种基于高压双输入降压转换器的集成摩擦电能量采集系统，并集成了最大功率点跟踪（MPPT）功能。它解决了摩擦电纳米发电机（TENG）在集成电路领域缺乏高效能量采集电路的问题，实现了4.5至16微瓦的功率采集。

该论文提出了一种压电能量收集接口电路，通过全自主共轭阻抗匹配和156%的扩展带宽，实现了低功耗（0.38μW）和高效率的能量收集。系统通过测量激励频率选择最优时间延迟组合，减少了参数数量，并在89.1-90.5Hz频率范围内通过近似最优设置实现类似效果。

该论文提出了一种针对冲击优化的基于SECE的压电能量收集接口，能够在30nA静态电流下实现80nW至14mW的功率范围，能量提取效率提升420%。解决了非周期性振动和机械冲击下能量收集效率低的问题。

该论文提出了一种全集成分裂电极同步开关电容整流器（SE-SSHC），用于压电振动能量采集系统，解决了传统全桥整流器能量效率低的问题，通过同步开关和电容网络显著提高了能量转换效率。

本文提出了一款工作于76至81GHz的多模式汽车雷达收发机，支持长距离、中距离和短距离等多种雷达模式，并集成了自主监测功能，用于实时校准和故障检测，从而提高了雷达系统的灵活性和可靠性。

该论文设计了一款用于X波段合成孔径雷达（SAR）成像的4发4收脉冲线性调频相控阵雷达收发机（TRX），采用65nm CMOS工艺，每通道功耗253mW，旨在解决微型无人机或微卫星载荷对低功耗、小尺寸和高性能相控阵SAR系统的需求。

提出一种高度可重构的65nm CMOS RF-to-bits收发器，支持2发2收，覆盖400MHz至6GHz LO频率，用于全频段多载波TDD/FDD 2G/3G/4G/5G宏基站。该收发器具有200MHz大信号带宽和450MHz DPD合成/观测带宽，并支持满足GSM基站动态范围要求的低中频FDD模式，解决了多标准、多频段基站的高集成度和可重构性问题。

该论文提出了一种用于60GHz极化MIMO的40Gb/s 6pJ/b RX基带，采用28nm CMOS工艺。通过闪存编码tap-1系数以消除关键路径中的MUX，并利用可配置触发器链实现16-QAM与QPSK均衡的复用，解决了高速率下的延迟敏感性和功耗问题。

该论文提出了一种采用极化MIMO技术的60GHz收发器，在28nm CMOS工艺下实现了27.8Gb/s的数据速率和11.5pJ/b的能效，解决了毫米波PAN无线连接中高数据速率和频谱效率的需求。

本文提出了一种超宽带毫米波无线收发器，采用16-QAM调制和15GBaud双数据流实现了120Gb/s的最高数据率。该收发器将30GBaud信号通过70GHz和105GHz的上下变频进行传输。

本文提出一种用于全双工和频域双工收发器的宽带深度发送自干扰消除技术。该技术旨在解决宽带信号下高功率功率放大器带来的自干扰抑制难题，提升频谱效率。

该论文提出了一种1.4-2.7GHz高效率RF发射机，采用自动3FLO抑制跟踪陷波滤波器混频器，旨在解决HPUE应用中CIM3线性度问题。通过创新的混频器结构，实现了高输出功率下的严格发射掩模要求。

本文提出了一种采用三轴巴伦合成器的28GHz outphasing功率放大器，在提供23dBm输出功率的同时实现了高效率。该设计针对毫米波通信中高峰均比波形的要求，解决了线性度与效率之间的矛盾。

提出一种14Gsearch/mm² TCAM，采用双相预充电ML感应和电源网格预配置技术。

一款18V供电、69mW功耗、120fps帧率、50通道的电容触摸读出电路，采用电流传输器设计。

一款具有超过110 dB动态范围和34微米像素间距的全局快门CMOS图像传感器

一款用于高效自动驾驶的1920x1080分辨率30帧/秒23TOPS/W立体深度处理器

一种具有电控功能的21兆像素有机薄膜堆叠RGB IR图像传感器

设计了一种基于背景谐振频率调谐的27μW、0.06mm²电路。

一款512Gb容量、3位单元、64层堆叠字线的3D NAND闪存存储器。

本文介绍了一种数字控制的全集成电压调节器，采用片上螺线管技术。

提出一种低功耗卷积神经网络人脸识别处理器及其CIS I设计。

一篇关于使用深度神经网络实现低功耗语音识别器和语音活动检测器的IEEE JSSC论文

一种在绝缘体上硅集成的单片大规模光学相控阵。

提出了一种基于开关电容的可重构全数字锁相环，用于噪声优化。

提出一种基于电阻的温度传感器，具有013 pJ·K²的FoM分辨率。

提出了一种基于逐次逼近递归的数字低压差稳压器设计。

提出一种基于时间的接收器，采用2抽头判决反馈均衡器，适用于单端M接口。

一种采用三斜率栅极驱动技术的GaN DCDC转换器，具有杂散噪声压缩功能

一款低功耗12nW的声学传感与物体识别微系统

一篇关于8Gb 12Gbps GDDR5X DRAM的高性能低成本应用研究

一种采用主动失谐技术并集成公钥加密认证的无线功率接收器

一种模拟辅助三环路数字低压差稳压器设计

提出一种基于频率跳变ZnO T的大面积传感器采集架构

本文探讨了低温CMOS电路与系统在量子计算应用中的设计与实现。

无摘要

24核POWER9处理器，支持自适应时钟和25Gbps加速器链接

Zen 是一款能效高、性能强的 86 核处理器。

130nm Si工艺下实现100 Gbs差分线性TIAs，噪声低于10 pA/√Hz。

一种采用相位延迟计数和过采样技术的CMOS图像传感器

本文介绍了一种具有条件读取噪声的3D堆叠CMOS图像传感器。

一款在65nm CMOS工艺下实现12 Gbps速率、168 dBm OMA灵敏度的23 mW光接收器

本文介绍了一种1356 MHz无线电力传输系统，具有增强的负载瞬态响应能力。

一种18 pJ/b、125.25 Gb/s宽范围全数字时钟数据恢复电路

本文提出了一种基于频率倍增器的VCO，工作在219至231 GHz频段，具有3个峰值DC到RF效率。

该论文提出了一种采用pMOS访问晶体管和增强字线技术的低电压高速6T SRAM设计

一篇关于采用统计方法的65纳米CMOS毫米波时间数字转换器的论文，精度达450飞秒。

提出一种具有谐波抑制功能的N路径滤波器，用于抗阻塞的射频前端设计。

一种具有内置AMPM的CMOS宽带电流模式数字极性功率放大器

一篇关于连续时间数字IIR滤波器的IEEE JSSC论文，重点介绍了信号衍生时序和全敏捷设计。

一种带有电容电流传感器校准功能的四相降压转换器

高频三电平降压转换器，具备实时校准和宽范围特性

一款低集成相位噪声的2730 GHz注入锁定频率倍增器

该论文提出了一种基于标准6T SRAM阵列的多功能内存推理处理器。

一款用于低功耗传感器的高性能SAR ADC，具有846 dB SNDR和982 dB SFDR。

该论文提出了一种用于主动矩阵OLED驱动的CMOS集成电路，具备非均匀布线补偿功能。

介绍CHIMERA，一种具有时域可配置模拟功能的现场可编程混合信号集成电路。

一种无需补偿器的混合纹波自适应导通时间控制升压转换器

DSIP是一种可扩展的卷积神经网络推理加速器

动态自适应流水线架构提升能效的微处理器设计

介绍IEEE Collabratec平台及其功能。

本文探讨了会员推荐会员（MGM）计划的设计与实施。

采用模块化设计的128通道Delta DeltaSigma模拟前端架构

专利摘要分析

基于开关模式控制的混合LDO用于数字精细电源管理

无摘要内容，无法提供概要

基于高K电荷陷阱晶体管的80 kb逻辑嵌入式多次可编程存储器设计

该论文提出了一种基于近阈值电压的源同步收发器，支持1.6 Gbps传输速率。

一篇关于65纳米CMOS工艺中基于电阻的温度传感器的IEEE JSSC论文

一款用于片上能源的10Gbps、0.6pJ/bit/mm功率可扩展快速开关收发器

一款10MHz、2.8A、0.5-15V输入、90%峰值效率的时间控制降压转换器

一种1V 0.25μW的逆变器堆叠放大器，噪声效率因子达107

24 GHz 16相位子采样分数N锁相环，具有鲁棒的软环路切换功能

设计了一种带宽50 MHz、动态范围761 dB的两级连续时间ΔΣ调制器，采用VCO技术。

一款6位、081 mW、700 MS/s的SAR ADC，具有火花码校正分辨率增强功能。

基于冗余余量的9位215MS/s折叠式闪存时间数字转换器

一款面向物联网的超低功耗高度集成的28纳米CMOS SoC

本文介绍了一种宽带AB类功率放大器，具有瞬时电源切换效率提升功能。

一种具有可编程阻塞消除功能的数字滤波ADC，适用于无线接收器。

提出一种采用前馈噪声消除技术的低抖动环形振荡器锁相环。

提出一种高Q振荡器的快速启动技术，通过精确定时能量注入实现。

一种可重构的游标时间数字转换器，采用二维螺旋比较器设计

提出了一种双路交错7位24GS/s 1然后2位/周期SAR ADC，具有背景偏移校准功能。

基于指令缓存转换的高效面积微处理器SoC设计

本文提出了一种基于GaN FET的自动零电压开关准谐振LED驱动器。

一款八通道7Gbps源同步单端接收器，具备均衡功能。

一种基于注入锁定和频率跟踪的自主频率锁定环路设计

该论文提出了一种用于28 Gbps PAM 4数字接收器的自适应ADC和TDC技术。

28 Gbs PI基CDR中采用抖动注入技术的片上抖动测量方法

准谐振时钟连续电压频率可调谐振时钟技术研究

无摘要提供，无法生成概要

320x240背照式10μm CAPD像素用于高速调制时间飞行成像

一篇关于高信噪比三维悬停传感器的IEEE JSSC论文

一篇关于55纳米CMOS工艺下16位16MS/s SAR ADC芯片校准技术的论文

基于余数系统的2GS/s 8位非交错时域闪存ADC设计

14 nm FinFET CMOS 工艺下实现 32 Gbps 光链路，灵敏度达 -117 dBm

一篇关于32 ppmC二阶温度补偿CMOS片上振荡器的IEEE JSSC论文

一款42mW功耗、10MHz带宽、744dB SNDR的连续时间ΔΣ调制器，采用SAR辅助技术。

该论文提出了一种用于搜索和内存计算的4 2T SRAM，最低工作电压为0.3V。

一款14nm CMOS工艺下60 Gbps、19 pJ/bit低延迟数字CDR的NRZ光接收器

一篇关于65纳米工艺下10Gbps片上串行链路的JSSC论文

65nm CMOS工艺的IQ射频功率DAC，实现24至42dB的三次谐波消除

提出了一种在16nm CMOS FinFET工艺下实现69 dB SNDR的300 MS/s双时间交织流水线SAR ADC。

一种采用电容退化技术的100 dB线性、20150 MS/s动态放大器

提出了一种基于3D TSV技术的数字控制全集成电压调节器。

一种高能效可重构混合神经网络处理器，用于深度学习任务

提出一种基于环形VCO和开关环路滤波器的低抖动、低参考杂散PLL设计。

一种采用时间复用技术的微型单换能器植入式压力传感器。

一种采用阵列并行ADC架构的堆叠式CMOS图像传感器

一种用于SPARC处理器的自适应时钟控制电路，具有75倍频率增益

一款支持二进制/三进制可重构内存计算的深度学习神经网络芯片

提出一种用于压电和热电能量收集的双堆叠共振电路

通过时空动态优化降低可扩展神经记录接口的功耗

通过遗传编程实现近似特征提取的硬件优化

一种可重构加密Cortex M0处理器，支持内存计算

无摘要

符合802.11gn标准的全集成唤醒接收器，灵敏度达-72dBm

本文提出了一种10位26GS/s时间交织SAR ADC，采用数字混合时序校准技术。

一篇关于16元素4波束1GHz IF 100MHz带宽交错比特流数字B的IEEE JSSC期刊论文

24 GHz低功耗低噪声放大器设计

一款用于MIMO通信的2530 GHz全连接混合波束成形接收器

28 GHz CMOS直接转换收发器，集成2x4天线阵列，适用于毫米波通信。

一款基于0工艺节点的50Gbs高灵敏度、低功耗光接收器

一种用于自供电时间传感的CMOS定时器注入器集成电路

一种具有快速频率调制能力的双环路合成器，适用于7779 GHz FMC

一款全集成80 pJb OOK超再生接收器，具有灵敏度数据

低成本可扩展的32单元28 GHz相控阵收发器，用于5G通信

该论文提出了一种采用增量Sigma Delta DAC的Nyquist速率SAR ADC，实现了峰值SFD性能。

提出一种无SAW的可调谐射频前端，适用于FDD和IBFD系统。

本文提出了一种宽带AB类功率放大器，具有2957 GHz的AMPM补偿功能，工作电压为0.9V。

宽带线性IQ交织DDRM设计

采用PWM谐波抑制下变频的宽带接收机设计

基于N路径滤波器的抗干扰CMOS码域接收器设计

设计了一款20 MHz带宽、505 dBm OOB IIP3、54 mW功耗的TIA，适用于SA应用。

分析与设计30至220 GHz平衡级联单级分布式电路

提出一种异步近似重心计算方法，用于像素探测器读出电路。

提出一种高选择性、高线性度、低噪声的混频器优先接收器

毫米波Colpitts振荡器的频率与功率缩放研究

硅基1 THz高功率辐射的全可扩展阵列设计

该论文探讨了Outphasing Class E功率放大器的理论及其在回退效率方面的改进。

本文分析了精密无源电荷共享SAR ADC的设计与测量结果。

无摘要，无法提供概要

本文介绍了一种基于二阶VCO的音频SigmaDelta ADC，具有004 mm2面积和103 dB动态范围。

一种具有快速瞬态响应的滞回准V2 DC-DC转换器

提出了一种低电压无电感光接收器，实现123 pJ/bit的能效和25 Gbps的传输速率。

一种低功耗蓝牙接收前端设计，工作电压0.18V，睡眠功耗133nW

一款支持12位精度、16/32/64 GS/s采样率、4位每周期转换时间的双参考电压交错SAR ADC。

一款采用亚基数3结构和开关米勒电容减少技术的12位150MS/s SAR ADC

本文介绍了一种24 GHz射频分数N合成器，具有BW 025f mathrmREF特性。

一款500 MHz带宽、75 mVpp纹波的射频极化功率放大器电源调制器

提出一种675.825 GHz、250 dB FoM的快速开关分数N注入锁定时钟倍频器。

一种用于生物医学的动态邻近比较器旁路开关SAR ADC设计

一种集成阻塞检测功能的斩波开关电容射频接收器

一种设计用于超低功耗的迟滞降压转换器，最高效率达921

一款实现69 dBm灵敏度的近零功耗唤醒接收器

提出一种采用灵活LO调制器的可重构架构，用于统一高灵敏度接收机设计。

一种使用正交对称的自调谐谐振感应链路发射驱动器

一种用于精确监测麻醉深度的EEG NIRS多模态SoC

本文提出了一种自动且自适应放松阻抗匹配的FFE发射器设计。

该论文探讨了能量高效的混合模拟数字近似计算方法的修正。

本文对精密被动电荷共享SAR ADC的分析设计进行了修正。

设计和分析基于基带的可编程接收器前端

设计了一种18mW无PLL的24GHz接收器，采用温度补偿FBAR技术。

基于连续时间三阶噪声整数的数字分数N锁相环设计

基于DTC开环的低抖动多输出全数字时钟发生器设计

该论文研究了W波段高效能相控阵收发元件

论文提出了一种新型分体阵列C2C开关电容功率放大器设计。

无摘要，无法提供概要

宽带双注入路径自干扰消除架构

一种可调谐、温度补偿的跨阻放大器，具有低谐波失真和高阻抗范围

一款采用开关自举USPC技术的125 GS/s 7位SAR ADC，在5 GHz下实现364 dB SNDR。

65nm CMOS工艺下12V动态偏置锁存型比较器，输入噪声04mV

一款采用线性化积分放大器的低功耗高精度流水线ADC设计

一款低功耗内存随机森林多类推理芯片，每决策194nJ，每秒36.4万次决策。

一款采用28nm FD SOI工艺的低功耗ARM Cortex M0核心SoC，具有27 pJ/cycle能效和0.7μW深度睡眠功耗。

28nm FD SOI工艺下实现的115fs抖动PLL LO系统，适用于2430 GHz滑动IF 5G传输

一篇关于32 KB ePCM在汽车和智能电源实时数据处理中的应用的JSSC论文

一款48V宽输入电压925MHz谐振DCDC转换器

60 GHz 8通道相控阵前端，支持TR切换和无校准波束成形。

65nm CMOS工艺的多频段LTE MIMO射频收发器，适用于小型基站。

一篇关于峰值效率933的自谐振混合开关电容LED驱动器的IEEE JSSC论文

一款平均功耗仅55纳瓦的电池供电无线离子传感系统

一篇关于D波段数字发射器的论文，支持64 QAM和OFDM自由空间星座形式。

一篇关于在28纳米CMOS工艺中实现低闪烁噪声30 GHz F23类振荡器的IEEE JSSC论文

一篇关于用于微型医疗仪器的多传感器并行处理SoC的IEEE JSSC期刊论文

一篇关于可重构超声收发器ASIC的IEEE JSSC期刊论文，涉及2440个元素用于3D颈动脉成像。

28纳米CMOS工艺下实现的800MHz混合VT4T IFGC嵌入式DRAM

提出一种FDD无线分集接收器，具备发射泄漏消除功能。

40纳米CMOS工艺下实现120 GHz PMF数据链路的双向通信电路设计

一种无隔离器的近场RFID阅读器，用于颅下供电数据链接。

通过时序错误检测消除近阈值设计中的余量

该论文为IEEE JSSC期刊的目录，无具体研究内容。

提出一种108 nW/kHz、132 ppm/°C的自偏置计时器，具有温度不敏感电阻特性。

一种具有集成低功耗的124微安静态电流NMOS低压差稳压器

一款功耗198mW、分辨率亚纳米的涡流位移传感器接口设计

一篇关于非二进制LDPC解码器的IEEE JSSC论文，介绍了一种采用对数量化的高能效设计。

提出一种22V兼容、56μW双轨主动电荷平衡技术，实现100次充电。

一篇关于65纳米CMOS低压差稳压器的IEEE JSSC论文，重点研究了60 dB PSRR在10 MHz频率范围内的性能。

提出一种双感应方案，结合选择性位线电压调节，实现超低功耗存储设计。

一款具有高压发射切换和接收数字化功能的前端ASIC

一款集成eDRAM的高能效H.265/HEVC解码器，适用于可穿戴设备

一篇关于毫米波双向图像选择架构的高分数带宽研究

一种用于实时荧光成像的时间分辨四抽头锁定像素CMOS图像传感器

一款基于无线供电的超宽带RFID传感器标签，采用时域模拟信息转换技术

一款80 Gbps、44 mW的PAM4有线发射器

提出一种无交流输入电感的LED驱动器，用于高效照明和可见光通信。

一种采用自校准正反馈技术的超高输入阻抗模拟前端设计

该论文分析了基于换向的循环接收器设计，并提出了集成解决方案。

分析和设计超宽带毫米波注入锁定频率分频器

设计与分析一种低损耗宽带数字步进衰减器

毫米波高效率单端与差分基频振荡器设计

提出一种减少无关项的低面积TCAM设计方案

提出一种基于编码的部分MRF低功耗抗噪声纳米电路设计方法。

提出一种用于MEMS差分电容的过采样逐次逼近技术

通过全集成技术降低AES引擎的功耗侧信道信息泄漏

无摘要内容，无法提供概要

研究利用单极性金属氧化物薄膜SAR C2C ADC实现温度追踪

一种用于异步生物传感器的微型低功耗模拟时间转换器

一种低功耗11位600kSs SAR ADC，采用半静止DAC技术

一款适用于蓝牙低功耗的0.5V 16mW 24GHz分数N全数字PLL，具有PVT不敏感性

一篇关于采用14纳米FinFET CMOS工艺设计的4×45 Gbs双抽头FFE VCSEL驱动器的论文。

一款用于无源设备能量与数据传输的61 GHz SiGe收发器前端设计

一种电容耦合伪归零输入锁存偏置数据接收器

一种用于低相位噪声的全解耦LC槽压控振荡器拓扑结构

一篇关于集成降压调节器的IEEE JSSC论文，采用2 GHz谐振开关技术，适用于低功耗应用。

采用电感谐振耦合和改进技术的多相位耦合振荡器设计

一种无需调节的低于0.5V、16或24MHz晶体振荡器，启动能耗为142nJ。

一种具有CMOS读出电路的亚0.1偏置不稳定性分离模式MEMS陀螺仪

一款采用虚拟时序参考技术的12位270MS/s时间交织SAR ADC

提出一种无外接电容的低压差稳压器，具有全频段高电源抑制比。

利用抗噪声工艺敏感光子晶体实现CMOS光学物理不可克隆函数

本文对Split Array C2C开关电容功率放大器进行了修正和改进。

一款28nm工艺的时序容错稀疏深度神经网络处理器

基于BiCMOS技术的D波段四倍频器设计

设计100 Gbit/s SiGe BiCMOS功率多路复用器的关键考虑因素

本文提出了一种E波段多相LC振荡器，采用隐式相位旋转调谐技术。

对基于Ba的可编程接收器前端设计与分析的勘误说明

采用SiGe工艺实现的94 GHz双极化收发相控阵芯片组

本文提出了一种用于数字CDR中优化抖动容忍度的环路增益自适应方法。

研究毫米波功率放大器在宽带和回退效率方面的多端口网络设计

一款支持高达12 Gcps/mm²单光子计数的像素读出芯片。

提出一种超类AB回收折叠共源共栅运算跨导放大器，优化功耗与性能。

无摘要内容，无法提供概要

采用BiCMOS技术实现240 GHz宽带收发器，支持25 Gbit/s传输速率。

一种低功耗单相时钟冗余转换消除的24T触发器设计

一种利用比较器温度依赖性的0.4V、93nW/kHz松弛振荡器

一种采用自适应时域比较器并优化噪声的0.5V 12位SAR ADC设计

一种支持双模式且耐温的无参考时钟数据恢复电路

一篇关于65nm工艺下128ns延迟DDFS MMIC的论文，支持频率、相位和幅度调制。

一款21 Gbps 12通道发射器，内置相位强调串行器，适用于55nm工艺。

一款可配置的脉冲卷积稀疏编码加速器，面积256mm²，性能718GOPS

一种采用CTC放大器的535mW 10MHz单运放三阶连续时间ΔΣ调制器

40纳米CMOS工艺下采用AB类残差放大器的66dB SNDR流水线分离ADC设计

一款67112 Gbps、225 pJ/bit的无参考时钟数据恢复电路，采用多相位过采样技术。

提出一种729 dB SNDR、20 MHz带宽的离散时间分辨率增强型MASH Delta调制器。

基于Bang Bang相位检测器的77 GHz混合模式FMCW信号发生器设计

一种具有像素内背景光消除功能的CMOS飞行时间深度图像传感器

基于耦合RTWO的次谐波接收器前端设计，适用于5GE频段回程链路

一种数字校准带隙基准源，适用于低侧电流检测，误差为0.06%。

一种高效的能量收集系统，采用3D MPPT技术实现88%的效率

一种用于超声成像的元件匹配机电ΔΣ ADC

基于模拟序列转换器的PAM4接收器，具备内置纠错功能

利用耦合混沌振荡器实现芯片封装板交互式物理不可克隆函数（PUF）

开发并评估了一种高线性度的CMOS图像传感器，结合数字技术提升性能。

提出一种双环两步ZQ校准方法，用于LPDDR的动态电压频率调节。

双源能量收集接口，具有逐周期源跟踪功能

提出了一种具有迟滞和温度补偿功能的全可合成PUF，适用于3D集成。

IEEE JSSC特刊介绍，无具体技术内容。

一种基于微型001 mm²电阻的热传感器，具有低能耗特性。

本文为IEEE JSSC期刊的目录，未提供具体内容。

该论文研究了基于写入和读取频率的2D和3D T字线批量阈值电压调制技术

本文介绍了一种用于同步多通道光遗传学和神经记录的0.13μm CMOS SoC。

一种基于0.4V GmC比例积分器的连续时间ΔΣ调制器设计

一种基于逆变器前置放大器和共模调节的12位300MS/s SAR ADC

一款采用20通道TDCADC混合架构的LiDAR SoC，支持24096像素和200米测距成像

27 GHz四核CMOS振荡器，无模式模糊

一种分布式体电流传感器和安全刷新代码擦除器设计

采用电流模式MDAC的200MS/s流水线ADC，实现44fJ/转换步的高能效

一款69微米像素间距的背照式全局快门CMOS图像传感器

一种用于控制数字PLL带宽的背景校准技术

基于Colpitts振荡器的自启动升压转换器用于热电能量收集

提出一种全可配置非线性混合信号接口，用于多传感器分析。

一款全集成16通道闭环神经假体CMOS SoC，支持无线功能

提出一种基于动态解扩的内存高效IDMA架构

一种用于高通量细胞内动作电位测量的多模态CMOS微电极阵列。

一种用于CMOS兼容热丝CO2传感器的相位域读出电路

一款集成子阵列波束成形ADC的前端ASIC，用于微型设备。

通过片上训练实现变异容忍的内存机器学习分类器

设计和分析具有时间交织的可编程接收器前端

设计并实现了一种无参考漂移消除的CMOS磁传感器

提出一种模块化架构的全浸入式皮层下神经探针

利用碳纳米管FET和阻变存储器实现超维计算

该论文提出了一种采用四核耦合结构的毫米波压控振荡器，具有低相位噪声和宽频带模式切换特性。

NURIP神经接口处理器用于脑状态分类和可编程处理

MEMS地面反应传感器辅助的个人惯性导航系统研究

探讨谐波振荡器中二次谐波功率生成的极限问题

该论文提出了一种低噪声、低功耗的ADC设计，用于直接神经信号记录。

一种基于电阻的微型温度传感器，面积0.25mm²，精度达±0.12°C（3σ）。

一款128像素片上系统，用于实时超分辨率太赫兹近场成像。

一篇关于基于GaN的隔离式DC-DC总线转换器的IEEE JSSC论文

实现优化NTF零点的13位ENOB二阶噪声整形SAR ADC

一种用于抗伪影神经信号采集的152 ENOB、5 kHz带宽、45 uW功耗的斩波连续时间DeltaSigma ADC。

本文介绍了一种16位12 GS/s单双速率DAC，采用连续带通Delta Sigma调制技术。

23 GHz低相位噪声数字BangBang PLL，支持快速三角波和锯齿波生成

一款24-72 GS/s 8位时间交织SAR ADC，每转换能耗20-33 pJ

一款动态缩放ADC，具有120 dB动态范围和118 dB SNDR，适用于1 kHz带宽

一款在40°C至85°C温度范围内增益误差仅为0.9%的4A高边电流传感器

一款用于回程应用的60 GHz 144单元相控阵收发器

28纳米CMOS工艺下实现的60 GHz收发器与基带，采用极化MIMO技术。

一种CMOS双RC频率参考源，在45°C至85°C温度范围内不准确度仅为200 ppm。

提出了一种基于电阻的紧凑型CMOS温度传感器，3σ不准确度为0.12°C。

一款基于DPLL的低功耗蓝牙收发器，具有23mW的抗干扰能力

一篇关于毫米波CMOS Doherty辐射器的线性高效率研究

一篇关于低静态电流低THDN D类音频放大器的IEEE JSSC期刊论文

毫米波极化分集双工收发器前端设计

提出一种PVT容忍、IRR大于40dB、44%分数带宽的超宽带毫米波技术。

该论文提出了一种优化的SECE集成电路，用于抗冲击应用。

面向物联网应用的低功耗分数N ADPLL，FOM达246 dB。

一种面积仅为100 x 100 um²且FOM达255 dB的I型子采样锁相环

一款厘米级24GHz无线能量收集器，集成纳瓦级升压转换器

提出一种全集成精细粒度有理电压馈入拓扑算法

使用32768 kHz参考时钟的蓝牙低能耗全数字PLL设计

一款支持1024 QAM的4x4高效WLAN AP收发器SoC，符合802.11ax标准。

提出一种具有高Q值一次谐波的逆F类CMOS振荡器

基于高压能量存储的集成栅极驱动器设计，适用于GaN晶体管。

多输入单电感多输出能量收集平台的研究

无摘要内容，无法提供概要