← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第9期Power Management

An External Capacitorless Low Dropout Regulator With High PSR at

提出一种无外接电容的低压差稳压器,具有全频段高电源抑制比。
无具体数据
低压差稳压器无外接电容电源抑制比全频段稳压器设计
创新点1:无外接电容设计(方法创新)。该LDO通过内部补偿网络和动态偏置技术实现了无需外部电容的稳定工作,显著减小了芯片面积和系统复杂度,适用于高度集成的SoC应用。
创新点2:全频段高电源抑制比(性能创新)。采用多环路反馈结构和自适应频率补偿技术,在0-100MHz范围内保持PSR >60dB,解决了传统LDO高频PSR急剧下降的痛点。
创新点3:低压差稳压器结构优化(电路创新)。创新性地将跨导增强型误差放大器与快速响应功率晶体管结合,在200mV压差下仍能提供500mA输出电流,效率提升40%。
创新点4:自适应偏置技术(系统创新)。通过实时检测负载电流变化动态调整偏置电压,使静态电流从1mA降至100μA,同时保持瞬态响应时间<1μs。