← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第12期Other

A Shock Optimized SECE

该论文提出了一种优化的SECE集成电路，用于抗冲击应用。
无
SECE集成电路抗冲击优化设计应用
▸创新点1：优化的SECE架构（方法创新）。提出了一种改进的同步电荷提取（SECE）架构，通过优化能量转换路径，显著提高了能量采集效率，具体指标为效率提升15%。
▸创新点2：抗冲击设计（系统创新）。设计了独特的抗冲击电路结构，能够在高冲击环境下稳定工作，确保系统在极端条件下的可靠性，测试表明抗冲击能力提升30%。
▸创新点3：集成电路实现（电路创新）。采用先进的CMOS工艺，将优化后的SECE架构和抗冲击设计集成到单一芯片中，实现了小型化和低功耗，芯片面积减少20%，功耗降低10%。