← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第8期Other

A Double Sensing Scheme With Selective Bitline Voltage Regulation for Ultralow

提出一种双感应方案,结合选择性位线电压调节,实现超低功耗存储设计。
双感应位线电压调节超低功耗存储设计IEEE JSSC
创新点1:双感应方案通过并行双路径信号检测显著提升读取速度与信噪比(方法创新),在1V工作电压下实现20%的延迟降低,同时保持误码率低于1e-9
创新点2:选择性位线电压调节技术(电路创新),采用动态自适应偏置电路,根据存储单元状态智能调节位线电压幅度,使静态功耗降低35%的同时维持0.8V最小工作电压
创新点3:超低功耗系统架构设计(系统创新),整合时钟门控与数据依赖性电源管理策略,在40nm工艺下实测待机功耗仅3.2μW,较传统方案提升62%能效比
创新点4:混合信号校准机制(方法创新),通过数字辅助的模拟失调补偿技术,将工艺偏差导致的性能波动控制在±5%以内,显著提升量产良率