← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第4期Data ConvertersFlash ADC

A 2 GSs 8 bit Non Interleaved Time Domain Flash ADC Based on Remainder Number S

基于余数系统的2GS/s 8位非交错时域闪存ADC设计
2GS/s, 8bit
模数转换器闪存ADC时域ADC余数系统高速ADC
创新点1:采用非交错时域架构(方法创新),通过消除传统交错ADC中的时序偏差问题,显著提升采样精度,在2GS/s高速采样下实现无失真的信号捕获,解决了高频应用中时钟同步的行业难题。
创新点2:基于余数系统设计(算法创新),利用余数定理将模数转换分解为并行处理路径,降低单通道量化压力,同时优化了功耗效率(实测能效比提升40%),为高分辨率ADC提供新理论框架。
创新点3:实现8bit分辨率下的2GS/s超高速采样(性能创新),通过时间域量化与动态比较器阵列的结合,突破传统Flash ADC的速度瓶颈,关键指标ENOB达7.6bit@Nyquist频率,领先同类设计。
创新点4:非交叠时钟优化技术(电路创新),采用级联式采样保持电路与自适应时序校准,将孔径抖动降低至0.3ps以下,为毫米波通信等超宽带应用提供硬件支持。