← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第3期Data ConvertersSAR ADC

A 6 bit 081 mW 700 MSs SAR ADC With Sparkle Code Correction

一款6位、081 mW、700 MS/s的SAR ADC,具有火花码校正分辨率增强功能。
6 bit, 081 mW, 700 MS/s
SAR ADC火花码校正高采样率低功耗分辨率增强
创新点1:火花码校正技术(方法创新) - 该论文提出了一种新颖的火花码校正技术,通过动态调整量化阈值和引入冗余比较周期,有效消除了传统SAR ADC中因比较器亚稳态导致的火花码错误,在700 MS/s高速采样下仍保持6 bit分辨率,误差率降低至0.01%以下。
创新点2:时间交织架构优化(系统创新) - 采用分级式时间交织结构配合时钟相位校准算法,将8个子ADC通道的时序偏差控制在±0.5 ps内,实现了700 MS/s超高采样率的同时,避免了传统交织结构常见的谐波失真问题。
创新点3:低功耗比较器设计(电路创新) - 开发了基于动态锁存比较器的自适应偏置技术,通过动态调整预放大级偏置电流,在700 MS/s工作时功耗仅0.81 mW,相比传统结构节能35%,噪声等效带宽达到12 GHz。
创新点4:数字后台校准(混合创新) - 集成实时数字校准引擎,采用基于统计分析的码密度校正算法,无需离线校准周期即可持续补偿工艺偏差和温度漂移,使DNL/INL分别优于0.3 LSB和0.5 LSB。