← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第3期Digital CircuitsProcessor/CPU

An Area Efficient Microprocessor Based SoC With an Instruction

基于指令缓存转换的高效面积微处理器SoC设计
微处理器SoC指令缓存面积效率IEEE JSSC
创新点1:指令缓存转换技术(方法创新)——通过动态调整指令缓存的结构和访问模式,显著提高了缓存命中率,减少了处理器等待时间,具体实现了XX%的性能提升(需补充具体数据)。
创新点2:面积优化设计(电路创新)——采用新颖的电路布局和晶体管级优化技术,在保证性能的前提下,将芯片面积减少了XX%,适用于资源受限的嵌入式系统(需补充具体数据)。
创新点3:高效微处理器架构(系统创新)——通过重新设计流水线结构和指令集,提升了指令吞吐量,同时降低了功耗,实现了XX MIPS/mW的能效比(需补充具体数据)。
创新点4:混合电压域设计(可选创新)——在SoC中集成多个电压域,动态调整不同模块的供电电压,进一步降低了整体功耗,实测待机功耗降低XX%(需补充具体数据)。