← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第4期Data Converters55nmSAR ADC

A 16 bit 16 MSs SAR ADC With On Chip Calibration in 55 nm CMOS

一篇关于55纳米CMOS工艺下16位16MS/s SAR ADC芯片校准技术的论文
16 bit, 16 MS/s, 55 nm CMOS
SAR ADC高精度CMOS片上校准16位
▸创新点1：16位高精度设计 - 采用创新的分段式电容阵列和动态比较器技术，在55 nm CMOS工艺下实现了16位的高精度模数转换，显著提升了ADC的分辨率和线性度。
▸创新点2：片上校准技术 - 提出了一种基于数字后台校准的片上校准方法，有效补偿了电容失配和比较器偏移，提高了ADC的整体性能，同时减少了对外部校准的依赖。
▸创新点3：55纳米CMOS工艺实现 - 在55 nm CMOS工艺下实现了16位16 MS/s的SAR ADC，通过优化的电路设计和布局技术，降低了功耗和面积，同时保持了高性能。
▸创新点4：低功耗设计 - 采用动态电源管理和时钟优化技术，显著降低了ADC的功耗，使其在高速高精度应用中具有竞争优势。