← 返回 JSSC 论文列表JSSC 2018第4期RF & Wireless65nmDAC
A 65 nm CMOS I Q RF Power DAC With 24 to 42 dB Third
65nm CMOS工艺的IQ射频功率DAC，实现24至42dB的三次谐波消除
65nm CMOS, 24-42dB Third Harmonic Cancellation
CMOS射频功率DAC谐波消除IQ调制65nm工艺
▸创新点1：IQ射频功率DAC设计（方法创新） - 该论文提出了一种新型的IQ射频功率DAC架构，通过集成I路和Q路信号处理，实现了高效的射频信号合成与功率控制，显著提升了信号调制精度和能效比。
▸创新点2：24至42dB三次谐波消除（电路创新） - 采用创新的谐波消除电路技术，动态调整谐波抑制参数，实现了宽范围（24dB至42dB）的三次谐波抑制，有效改善了信号纯度和系统线性度。
▸创新点3：65nm CMOS工艺实现（工艺创新） - 在65nm CMOS工艺上成功实现了高性能射频功率DAC，展示了先进工艺下射频电路的高集成度和低功耗特性，为大规模量产提供了可行性。
▸创新点4：动态谐波抑制技术（系统创新） - 结合数字控制与模拟电路，开发了动态谐波抑制系统，可根据工作频率和功率需求实时优化谐波抑制性能，提升了系统的适应性和灵活性。