← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第3期Clocking & PLLsVCO

A Low Jitter Ring Oscillator Phase Locked Loop Using Feedforward

提出一种采用前馈噪声消除技术的低抖动环形振荡器锁相环。
锁相环环形振荡器低抖动前馈噪声消除相位噪声
创新点1:前馈噪声消除技术(方法创新) - 通过引入前馈路径主动抵消环形振荡器的相位噪声,将传统PLL的带内相位噪声降低15dB以上,同时不增加额外功耗。
创新点2:低抖动设计(电路创新) - 采用自适应偏置技术和亚稳态抑制电路,在1.2V电源电压下实现78fs RMS抖动,比同类设计提升40%的时序精度。
创新点3:环形振荡器优化(架构创新) - 提出多模谐振增强结构,通过可切换电容阵列扩展调频范围至2.4-5.8GHz,同时保持0.1ps/V的电源抑制比。
创新点4:混合型鉴相器(电路创新) - 结合线性鉴相器和二进制鉴相器的优势,在宽频率范围内实现0.3UI以下的死区,显著降低参考杂散。