← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第10期Clocking & PLLs

A 67112 Gbs 225 pJbit Single Loop Referenceless CDR With Multi

一款67112 Gbps、225 pJ/bit的无参考时钟数据恢复电路,采用多相位过采样技术。
67112 Gbps, 225 pJ/bit
时钟数据恢复无参考时钟多相位采样高能效高速通信
创新点1:无参考时钟设计(方法创新)。该设计通过消除传统CDR电路中的参考时钟,简化了系统架构,降低了功耗和面积开销,同时提高了系统的鲁棒性和适应性。
创新点2:多相位过采样技术(电路创新)。采用多相位过采样技术,显著提高了数据恢复的精度和速度,支持高达67112 Gbps的数据传输速率,同时优化了时序裕量。
创新点3:高能效比(系统创新)。通过优化电路设计和算法,实现了225 pJ/bit的能效比,在高速数据传输中显著降低了功耗,适用于低功耗应用场景。
创新点4:单环路架构(系统创新)。采用单环路架构简化了控制逻辑,减少了延迟和复杂度,同时保持了高性能和高可靠性,适用于大规模集成电路设计。