← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第4期Clocking & PLLsPLLVCO

A Low Jitter and Low Reference Spur Ring VCO Based Switched Loop Filter PLL Usi

提出一种基于环形VCO和开关环路滤波器的低抖动、低参考杂散PLL设计。
无具体性能指标
环形VCO开关环路滤波器低抖动低参考杂散PLL
创新点1:环形VCO设计采用新型拓扑结构,通过优化延迟单元和反馈路径,显著降低了相位噪声和抖动,实现了低于100fs的RMS抖动性能。
创新点2:开关环路滤波器技术通过动态切换滤波器带宽,有效抑制了参考杂散,同时保持了环路稳定性,杂散水平降低至-80dBc以下。
创新点3:低抖动和低参考杂散的综合优化方法,结合了环形VCO和开关环路滤波器的优势,在1MHz偏移处相位噪声达到-120dBc/Hz,系统性能显著提升。
创新点4:采用数字校准技术对环路参数进行实时调整,进一步提高了系统的鲁棒性和适应性,适用于多种应用场景。