← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第9期Digital CircuitsNeural Network Accelerator

A Capacitively Coupled Pseudo Return to Zero Input Latched Bias

一种电容耦合伪归零输入锁存偏置数据接收器
电容耦合伪归零锁存偏置数据接收器输入设计
创新点1:电容耦合技术(电路创新):采用电容耦合技术实现信号传输,有效隔离直流偏置,提高信号完整性,降低功耗,适用于高频信号传输场景。
创新点2:伪归零输入设计(方法创新):通过伪归零输入设计,减少信号抖动和噪声干扰,提升接收器的抗干扰能力,同时优化信号恢复效率。
创新点3:锁存偏置结构(电路创新):引入锁存偏置结构,稳定接收器的工作点,增强电路的可靠性和稳定性,特别适用于低电压、低功耗应用场景。
创新点4:高性能指标(系统创新):该设计在测试中表现出优异的性能指标,包括低误码率(<1e-12)、高传输速率(>10 Gbps)和低功耗(<5 mW),满足高速通信系统的需求。