← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第3期Power Management

A 9 bit 215 MSs Folding Flash Time to Digital Converter Based on

基于冗余余量的9位215MS/s折叠式闪存时间数字转换器
9bit, 215MS/s
时间数字转换器折叠式闪存冗余余量高速转换9位精度
创新点1:采用折叠式闪存结构(方法创新)。该结构通过折叠输入信号来减少比较器的数量,从而降低功耗和面积,同时保持高分辨率。具体实现中,通过多级折叠电路将输入信号压缩,显著提高了系统的集成度和效率。
创新点2:引入冗余余量技术(电路创新)。通过在关键路径上添加冗余余量,提高了电路的可靠性和抗干扰能力。这一技术特别适用于高精度时间数字转换器(TDC),能够在高速操作下减少误差,提升整体性能。
创新点3:高转换速率设计(系统创新)。通过优化时钟分配和信号路径,实现了215 MS/s的高转换速率。这一设计在保持低功耗的同时,显著提升了系统的动态性能,适用于高速数据采集和处理应用。
创新点4:9位分辨率设计(性能创新)。在折叠式闪存结构的基础上,通过精细的电路设计和校准技术,实现了9位的高分辨率。这一指标在同类TDC中处于领先水平,满足了高精度应用的需求。