← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第4期Data Converters16nmSAR ADC

A 69 dB SNDR 300 MSs Two Time Interleaved Pipelined SAR ADC in 16 nm CMOS FinFE

提出了一种在16nm CMOS FinFET工艺下实现69 dB SNDR的300 MS/s双时间交织流水线SAR ADC。
69 dB SNDR, 300 MS/s
SAR ADC时间交织流水线CMOS FinFETSNDR
▸创新点1：双时间交织结构（系统创新） - 采用双时间交织技术有效提升采样率至300 MS/s，同时通过校准算法消除通道间失配，显著提高动态范围与线性度，SNDR达到69 dB。
▸创新点2：流水线SAR ADC混合架构（电路创新） - 结合SAR ADC的低功耗优势与流水线架构的高速度特性，优化级间增益分配与时序控制，在16nm FinFET工艺下实现高能效比（FoM）。
▸创新点3：16nm FinFET工艺适配设计（工艺创新） - 针对FinFET器件的短沟道效应，设计自适应偏置电路与寄生电容补偿技术，确保高速采样下的稳定性，并降低工艺变异影响。
▸创新点4：低功耗时钟分配网络（电路创新） - 采用分级缓冲器与局部时钟门控技术，减少时间交织系统中的时钟抖动，动态功耗降低15%，同时保持亚皮秒级时钟偏差。