← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第3期Clocking & PLLs28nm

On Chip Jitter Measurement Using Jitter Injection in a 28 Gbs PI Based CDR JSSC

28 Gbs PI基CDR中采用抖动注入技术的片上抖动测量方法
28 Gbs
抖动测量抖动注入CDR28 Gbs相位插值器
创新点1:抖动注入技术(方法创新) - 提出了一种新型的片上抖动注入方法,通过精确控制注入抖动的幅度和频率,实现了对CDR系统抖动容忍能力的定量测试,支持高达28 Gbps的数据速率。
创新点2:片上抖动测量(系统创新) - 设计了一种高精度的片上抖动测量电路,集成于CDR系统中,能够实时监测和分析抖动特性,测量分辨率达到1 ps以下,显著提高了测试效率。
创新点3:PI基CDR设计(电路创新) - 采用相位插值器(PI)为核心的CDR架构,优化了环路带宽和抖动抑制性能,在28 Gbps速率下实现了低于0.1 UI的抖动容限。
创新点4:集成化测试方案(系统创新) - 将抖动注入与测量功能集成于单一芯片,减少了对外部测试设备的依赖,降低了测试成本,同时提高了测试的可靠性和重复性。