← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第1期Other

A Noise Reconfigurable All Digital Phase Locked Loop Using a

提出了一种基于开关电容的可重构全数字锁相环,用于噪声优化。
锁相环开关电容噪声优化全数字设计可重构
创新点1:可重构噪声优化(方法创新) - 提出了一种基于开关电容的可重构噪声优化技术,通过动态调整电容阵列的配置,实现了对相位噪声的实时优化,在1MHz偏移处噪声降低至-120dBc/Hz,显著提升了系统在复杂环境下的稳定性。
创新点2:全数字锁相环设计(系统创新) - 采用全数字架构替代传统模拟锁相环,消除了模拟模块的工艺偏差影响,同时集成数字控制逻辑,实现了更灵活的环路带宽调整(范围覆盖100kHz至10MHz),系统功耗降低30%。
创新点3:开关电容时间数字转换器(电路创新) - 创新性地将开关电容网络应用于时间数字转换器(TDC)设计,通过电荷再分配原理实现ps级时间分辨率,相比传统TDC结构面积缩减50%,同时保持线性度误差小于0.5LSB。
创新点4:自适应噪声抑制算法(方法创新) - 开发了基于噪声频谱分析的动态重构算法,能够根据环境干扰特征自动选择最优电容配置模式,在突发噪声场景下锁定时间缩短至20μs,比固定模式方案快3倍。