← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第3期Data ConvertersSAR ADC

A Two Way Interleaved 7 b 24 GSs 1 Then 2 bCycle SAR ADC With

提出了一种双路交错7位24GS/s 1然后2位/周期SAR ADC,具有背景偏移校准功能。
7位, 24GS/s
SAR ADC交错架构背景校准高速转换7位分辨率
创新点1:双路交错架构(方法创新) - 该论文采用双路交错架构设计SAR ADC,通过并行处理两路信号显著提高采样率至24 GS/s,同时优化了时序同步问题,降低了传统高速ADC中的时序偏差和功耗。
创新点2:1然后2位/周期转换(电路创新) - 提出了一种混合转换策略,先以1位/周期进行粗转换,再切换至2位/周期完成精细转换,有效平衡了转换速度和精度,减少了比较器次数,从而降低功耗并提升能效比。
创新点3:背景偏移校准(系统创新) - 引入背景偏移校准技术,在不中断正常操作的情况下实时校正ADC的偏移误差,提高了系统的长期稳定性和精度,适用于高精度应用场景。
创新点4:高性能指标(性能创新) - 该ADC在7位分辨率下实现24 GS/s的超高采样率,同时通过上述创新技术显著降低了功耗和噪声,为高速高精度ADC设计提供了新的参考标准。