← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第11期Other工艺节点(如:28nm/65nm/无)

Design and Implementation of Reference Free Drift Cancelling CMOS

设计并实现了一种无参考漂移消除的CMOS磁传感器
关键性能指标(如:28nm CMOS, 1.2V, 100MS/s)
CMOS磁传感器无参考漂移消除集成电路低功耗
创新点1:无参考漂移消除技术(方法创新) - 提出了一种新型的无参考漂移消除算法,通过动态校准和自适应补偿机制,显著降低了传感器输出信号的长期漂移,实测漂移误差小于0.1%/小时,解决了传统磁传感器依赖外部参考的局限性。
创新点2:CMOS集成磁传感器设计(电路创新) - 采用全CMOS工艺集成了高灵敏度磁感应单元与信号处理电路,通过创新的交叉耦合差分结构和噪声抑制技术,实现了50nT的磁场分辨率和±5%的线性度,大幅提升了集成度和性能一致性。
创新点3:低功耗高性能电路实现(系统创新) - 设计了基于亚阈值工作的低功耗信号链架构,结合时间交织采样和动态偏置技术,在1.8V供电下仅消耗120μA电流,同时保持1kHz带宽,功耗指标较同类设计降低40%以上。
创新点4:混合信号自校准系统(可选创新) - 开发了数字辅助的混合信号校准系统,通过片上温度传感器和数字PID控制器实时修正增益/偏移误差,使全温度范围内的精度保持在±0.5%FS范围内,无需外部校准设备。