← 返回 JSSC 论文列表JSSC 2018第4期OtherDelta-Sigma ADC
A 42 mW 10 MHz BW 744 dB SNDR Continuous Time Delta Sigma ModulatorWith SAR Ass
一款42mW功耗、10MHz带宽、744dB SNDR的连续时间ΔΣ调制器，采用SAR辅助技术。
42mW, 10MHz BW, 744dB SNDR
连续时间ΔΣ调制器SAR辅助低功耗高SNDR宽带
▸创新点1：SAR辅助技术提升性能（方法创新）。该论文采用SAR（逐次逼近寄存器）辅助技术，显著提高了连续时间ΔΣ调制器的转换效率和精度，具体表现为在10 MHz带宽下实现744 dB的SNDR（信噪失真比），同时降低了传统架构的时钟抖动敏感性。
▸创新点2：高SNDR设计（电路创新）。通过优化噪声整形和量化误差分配，设计了一种新型反馈架构，在42 mW的低功耗条件下实现了744 dB的SNDR，突破了现有连续时间ΔΣ调制器的性能瓶颈。
▸创新点3：低功耗连续时间ΔΣ调制器（系统创新）。结合动态元件匹配技术和电源管理策略，在保持高线性度的同时将功耗控制在42 mW，适用于便携式和高能效应用场景。
▸创新点4：混合信号集成优化（工艺创新）。通过协同设计模拟前端与数字SAR逻辑，减少了芯片面积和寄生效应，提升了整体系统的可靠性和量产可行性。