← 返回 JSSC 论文列表JSSC 2018第12期Clocking & PLLsPLL
A Type I Sub Sampling PLL With a 100 x 100 um2 Footprint and 255 dB FOM
一种面积仅为100 x 100 um²且FOM达255 dB的I型子采样锁相环
100 x 100 um² footprint, 255 dB FOM
锁相环子采样I型面积优化FOM
▸创新点1：超小面积设计（100 x 100 um²），通过优化电路布局和紧凑型元件集成，显著减小了芯片面积，适用于高密度集成电路应用。
▸创新点2：高FOM性能（255 dB），采用先进的噪声抑制技术和低功耗设计，实现了卓越的性能指标，提升了系统的整体效率。
▸创新点3：I型子采样架构优化，通过改进子采样PLL的环路滤波器和相位检测器，提高了系统的稳定性和频率锁定速度，减少了相位噪声。
▸创新点4：低功耗设计，通过优化电源管理和动态电压调节技术，进一步降低了整体功耗，延长了设备的使用寿命。