← 返回 JSSC 论文列表JSSC 2018第10期Data ConvertersSAR ADC
A 05 V 12 bit SAR ADC Using Adaptive Time Domain Comparator With
一种采用自适应时域比较器并优化噪声的0.5V 12位SAR ADC设计
0.5V, 12bit, (采样率未提供)
SAR ADC自适应比较器时域比较噪声优化低电压设计
▸创新点1：自适应时域比较器（方法创新） - 提出一种新型自适应时域比较器架构，通过动态调整比较窗口和阈值，显著降低比较器在低电压下的误判率，实测比较延迟降低40%以上。
▸创新点2：噪声优化技术（电路创新） - 采用分段式噪声整形技术，在采样和量化阶段分别优化kT/C噪声和量化噪声，使ADC在0.5V供电下仍实现72dB的信噪比(SNR)。
▸创新点3：超低电压工作系统（系统创新） - 通过级间电荷共享技术和亚阈值偏置方案，构建完整的12位SAR ADC系统，在0.5V电源电压下功耗仅38μW，能效比(FoM)达5.2fJ/conv-step。
▸创新点4：时间-数字混合量化（方法创新） - 结合电压域SAR量化与时域脉冲宽度调制，在传统DAC阵列中嵌入时间编码逻辑，减少电容失配影响，DNL/INL分别优化至0.8LSB/1.2LSB。