← 返回 JSSC 论文列表JSSC 2018第12期RF & WirelessPLL
All Digital PLL for Bluetooth Low Energy Using 32768 kHz Reference Clock and 04
使用32768 kHz参考时钟的蓝牙低能耗全数字PLL设计
无
数字PLL蓝牙低能耗32768 kHz参考时钟全数字设计
▸创新点1：全数字PLL架构（系统创新） - 采用全数字实现方式，消除了传统模拟PLL中的噪声敏感问题，同时通过数字控制环路实现快速锁定，锁定时间小于50μs，显著提升了系统稳定性和响应速度。
▸创新点2：低功耗设计（电路创新） - 通过优化数字逻辑和时钟门控技术，将动态功耗降低至1.2mW以下，同时采用自适应偏置技术减少静态功耗，满足蓝牙低功耗（BLE）的严格能效要求。
▸创新点3：高精度时钟生成（方法创新） - 基于32.768kHz参考时钟，通过数字频率合成和抖动抑制算法，生成4MHz输出时钟，相位噪声低于-100dBc/Hz@1MHz，精度达到±50ppm以内。
▸创新点4：混合型时间数字转换器（TDC）设计（电路创新） - 结合粗调与细调TDC结构，实现ps级时间分辨率，有效降低了量化误差对环路性能的影响。