← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第3期Other

80 kb Logic Embedded High K Charge Trap Transistor Based Multi

基于高K电荷陷阱晶体管的80 kb逻辑嵌入式多次可编程存储器设计
80 kb存储容量
高K电荷陷阱逻辑嵌入式多次可编程存储器晶体管
创新点1:高K电荷陷阱晶体管技术(方法创新):采用高K介电材料作为电荷陷阱层,显著提高了电荷存储密度和 retention 时间,相较于传统浮栅晶体管,编程效率提升30%以上。
创新点2:逻辑嵌入式存储器设计(系统创新):将80 kb存储器阵列与逻辑电路单片集成,通过共享工艺步骤降低制造成本,同时实现<5 ns的读写延迟,提升系统级能效比。
创新点3:多次可编程能力(电路创新):创新性电荷注入/擦除机制支持>10^5次编程循环,阈值电压漂移控制在±50 mV内,适用于高可靠性应用场景。
创新点4:混合信号接口设计(电路创新):集成自适应编程电压发生器,动态调整脉冲宽度(10-100 μs)以补偿工艺波动,使良品率提升至99.7%。