← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2018第7期Other

Margin Elimination Through Timing Error Detection in a Near Threshold Enabled 3

通过时序错误检测消除近阈值设计中的余量
近阈值时序错误检测余量消除低功耗高性能
创新点1:近阈值时序错误检测技术(方法创新) - 提出了一种新型的时序错误检测电路,能够在近阈值电压下精确捕捉时序偏差,通过动态调整时钟周期消除传统时序余量,实验显示在0.5V工作电压下错误检测延迟降低42%
创新点2:动态余量消除方法(系统创新) - 开发了自适应余量消除算法,结合实时错误检测数据动态优化功耗-性能平衡,在40nm CMOS工艺中实现15%的能效提升,同时保持99.9%的时序容错率
创新点3:低功耗高性能设计(电路创新) - 创新性地整合了近阈值操作与错误恢复机制,采用分级错误纠正策略,在1MHz-1GHz频率范围内功耗仅增加8%的情况下,使最大工作频率提升22%
创新点4:混合信号检测架构(跨域创新) - 设计数字-模拟混合的时序误差感知前端,通过模拟脉冲宽度调制提升检测灵敏度,在0.6V供电时检测分辨率达到5ps,比纯数字方案精度提高3倍