2025

本文是Intel高级副总裁在ISSCC 2025上的全体演讲，阐述了AI时代系统级创新的技术矩阵。文章指出AI的快速发展需要从低功耗边缘设备到云计算的全面进步，并介绍了在硅、封装、架构和软件四个层面的协同创新，以推动从芯片到系统的整体性能提升。

该论文探讨了如何将物理智能集成到机器人系统中，从芯片设计到高级认知，旨在解决AI系统的高能耗问题，并实现更高效、自主的机器人。

该论文探讨了AI时代内存行业面临的“内存墙”挑战，并介绍了内存公司为满足未来AI行业对功耗、性能和容量需求而准备的各种解决方案和技术。

本文探讨了半导体在软件定义汽车（SDV）转型中的核心作用。通过分析智能化、互联化、电动化和可持续性等趋势，指出了汽车行业面临的挑战和机遇，并提出了半导体技术如何赋能新一代汽车。

本文提出了一款132-148GHz CMOS 4TX-4RX FMCW雷达收发器阵列，采用腔体背衬天线封装技术，实现了28dBm等效全向辐射功率（EIRP），显著高于现有CMOS/SiGe D-band雷达收发器。该设计解决了D-band雷达因自由空间损耗大而需要高EIRP的问题。

本文提出一种D波段二维可扩展4×4有源反射中继芯片，采用正交极化的片上TX/RX天线，旨在克服毫米波/亚毫米波通信中视距链路对动态信道的限制，实现非视距通信，提升6G无线链接的可靠性。

本文提出了一款符合IEEE 802.15.4/4z标准的2-TRX IR-UWB收发器，支持通道5至12，采用共享天线架构，旨在实现厘米级高精度定位，解决了传统RSSI定位方法误差大的问题。

该论文设计了一款28nm工艺的多模多频带射频收发器芯片，通过谐波抑制发射机和杂散避免接收机技术，支持LTE Cat1bis标准，满足物联网应用对低成本、低功耗和适度数据速率的需求。

该论文提出了一种256单元Ka波段CMOS相控阵接收机，采用开关型正交混合器前置架构，使LNA无需输入匹配网络即可工作在最佳噪声系数点，解决了阵列天线波束赋形引起的阻抗变化导致的噪声系数恶化问题。

该论文提出了一种基于VCO的非均匀多级时间近似滤波器，用于实现抗干扰接收机，解决了在拥挤频谱中带外阻塞信号恶化带内EVM的问题。通过在28nm CMOS工艺下实现，达到了-36dB的EVM指标。

本文提出了一种紧凑型全双工接收机，采用宽带多域希尔伯特变换均衡抵消技术，以解决自干扰抵消中延迟与带宽乘积的矛盾。在要求超过30dB抵消深度时，实现了比现有方案（<80MHz）更宽的信号带宽。

该论文提出了一种基于Gm-C的射频正交电流生成技术，用于多模式CMOS GNSS接收机，实现了0.65V供电、2mW功耗下的40dB图像抑制比。通过消除LO正交2分频器和缓冲器，提高了功率效率，适用于可穿戴设备。

本文提出了一种200MHz带宽的阻隔容忍接收机，采用五阶滤波结构实现陡峭的基带阻抗滚降，以应对5G NR宽带信号下的强邻道阻塞。该接收机实现了19dBm的邻道IIP3，显著提升了线性度。

该论文提出利用物理不等式（如热力学不等式、电路定律）来设计专用电路，以高效求解优化问题，替代传统的数字梯度下降算法。通过物理系统的自然演化直接找到最优解，有望在深度学习、工程优化等领域实现低功耗、高速度的硬件加速。

本文提出了一种既非数字也非模拟的新型电路范式——p-Circuits。其输入输出接口与数字电路兼容，无需ADC/DAC，但输出不再是布尔函数，而是由输入模拟函数决定的随机二进制变量，旨在实现超高效率。

该论文提出通过逆转散射实现深层组织光学成像，解决了传统光学成像因组织散射导致穿透深度不足1毫米的问题。

本文提出一种受皮肤启发的电子学平台，通过高密度传感器阵列和神经形态计算模拟触觉感知，旨在为假肢提供自然交互能力。解决了现有假肢缺乏触觉反馈、依赖视觉线索的问题。

该论文提出了一款端到端口语理解SoC，功耗仅8.62μW，动态范围达75dB，集成了通道级自动增益控制和时间稀疏性感知处理，解决了传统ADC+DSP方案中模拟前端和数字特征提取器功耗过高的问题。

本文设计了一种用于铍离子阱量子计算机的低温BiCMOS控制器，解决了在极低温环境下对离子进行精确控制的问题。该控制器集成了必要的射频和模拟电路，支持超导量子比特的操控。

该论文提出了一款名为Xiling的低温CMOS双通道DAC操控器，实现了18位精度、4.6μV的电压分辨率和4.1nV/√Hz的噪声性能，并与单电子晶体管（SET）控制器协同集成，旨在解决大规模硅基自旋量子比特操控中的高精度和低噪声需求。

本文提出了一种用于自旋量子比特的低温CMOS电荷读出集成电路，采用QAM复用技术实现多个量子比特的同时读取。该芯片功耗仅18.5μW/量子比特，解决了大规模量子比特读取中的功耗和面积挑战。

该论文提出了一种基于通孔可编程神经元阵列（VPNA）的单掩模可定制制造方案，用于低功耗DNN处理器，旨在解决传统ASIC掩模成本高昂的问题，将掩模成本降低至1/40。

该论文提出了一种基于22nm工艺的异构STT-MRAM计算存储宏，采用µ-NMC-∆-IMC架构，实现了104.5TOPS/W的高能效，专门用于抗噪声贝叶斯神经网络，解决了边缘AI设备中图像识别应用的能效和噪声容忍问题。

本文提出一种基于16nm工艺的216kb多模式显微缩放增益单元计算存储一体化（CIM）宏，用于边缘AI设备。该宏通过创新的显微缩放和混合模式操作，在保持精度的情况下实现了188.4TOPS/W和133.5TFLOPS/W的高能效。

本文提出了一种基于广播对齐的浮点存内计算宏，支持非二进制补码MAC运算，在28nm工艺上实现了17.83至62.84 TFLOPS/W的能效，适用于高精度CNN推理与训练。

本文提出了一种全数据通路（Full-Datapath）的SRAM浮点计算存内（CIM）宏，针对复合AI（Compound AI）系统实现高效边缘部署。该宏能效达51.6 TFLOPs/W，接近稀疏性理论界限，且精度损失小于2-30，解决了传统大模型在边缘设备上部署的成本和尺寸问题。

本文提出了一种28nm工艺下的精确/近似双模式转置数字6T-SRAM存算一体宏单元，支持FP8、BF16、INT4和INT8等多种数据格式，实现了192.3 TFLOPS/W的高能效，旨在解决边缘训练中浮点运算的能效瓶颈。通过引入FP8新型浮点数据格式，相比BF16提升了训练效率。

该论文提出了一种28nm工艺的64kb位旋转混合域计算存储（CIM）宏，通过嵌入式符号位处理阵列和多比特融合双粒度技术，解决了混合域CIM中数字与模拟部分边界定义等挑战，实现了高效的计算存储。

该论文提出了一种用于脑机接口语音解码的神经信号处理器，实现了3.9mW功耗和200字/分钟的通信速率。解决了现有脑机接口需要外部刺激或通信速率低的问题，实现了自然语音的高效解码。

本文提出了一款1024通道的在线空间尖峰分类芯片，通过事件驱动尖峰检测和自组织映射算法，实现了极小的面积（0.00029mm²/通道）和极低的功耗（74nW/通道），解决了高密度多电极阵列中大量原始数据的片上压缩问题，以支持无线脑机接口操作。

该论文提出了一款基于65nm CMOS工艺的不确定性可量化心室心律失常检测引擎，用于植入式心脏复律除颤器（ICD）中，以降低不适当电击率并提高可靠性。通过集成深度学习与不确定性量化（UQ）方法，该引擎在每次推理仅消耗1.75µJ能量的同时，实现了对室性心动过速和室颤的高精度检测。

本文提出了一款用于神经假体的系统级芯片(SoC)，集成了基于频率分割的无线功率传输技术，实现了高效供电和200Mb/s的高速数据通信，并支持感觉反馈功能。解决了高通道神经植入设备中无线供电与数据传输的瓶颈问题。

本文提出了一种基于事件驱动的空间缩放神经接口集成电路，采用可重构逆变器结构和输入自适应量化技术，实现了每个输入通道仅10nW的超低功耗，适用于大规模神经电极阵列，解决了神经接口系统功耗过高的问题。

本文提出了一种直接数字化前端，采用Delta放大技术来增强动态范围和能效，适用于神经接口应用。通过将第一级放大器带宽设置在奈奎斯特率以下，有效防止热噪声和输入干扰的混叠，实现了3.47的NEF和175.2dB的FOMS。

本文提出了一种用于双电极生物电位记录的低功耗放大器，功耗仅4.6µW，噪声效率因子为3.3。该放大器能够承受高达133VPP的共模干扰并实现102dB的总共模抑制，解决了传统双电极记录中因大共模干扰导致的饱和或共模转差模问题。

本文介绍了Broadcom的Tomahawk5（TH5）单片交换芯片，采用5nm工艺实现51.2Tb/s的交换容量，是前代产品的两倍，专为下一代数据中心和AI网络设计。芯片集成了Peregrine SerDes技术，解决了高带宽、低延迟和功耗效率的关键挑战。

本文提出了一款面向大语言模型（LLM）推理的5nm张量收缩处理器RNGD，通过结合高内存带宽与高密度计算，实现了显著的能效提升。该芯片旨在解决LLM推理中计算密集与功耗高昂的矛盾，提供低功耗的加速方案。

本文介绍了一款面向设备端生成式AI的神经处理单元（NPU），集成在4nm旗舰移动SoC中，采用扇出晶圆级封装。该NPU针对从CNN到Transformer的演进趋势进行优化，支持大语言模型（如LLaMA）和大视觉模型，实现自然语言理解与文本生成等功能。

本文介绍了SambaNova SN40L，一款基于5nm工艺的2.5D数据流加速器，专为支持万亿参数AI模型设计。它通过三级存储系统（片上SRAM、封装HBM、片外DRAM）解决大模型的内存瓶颈，并采用CoWoS-S中介层集成两个加速器die与HBM。

本文提出了一种无传感器的激光电压探测（LVP）攻击检测方法，通过运行时泄漏偏移监测来识别攻击，避免了传统传感器带来的额外开销。该方法在芯片上实现了仅4.35%的面积开销，为低成本、低功耗的硅系统提供了有效的硬件安全防护。

本文提出了一款28nm工艺的可重构多方案全同态加密处理器，实现了4.05µJ/加密和8.72kHMul/s的性能，旨在解决全同态加密带来的计算速度慢和内存膨胀问题。

本文提出了一款基于MK-CKKS方案的安全多党计算处理器，实现了30.4GOPS/mW的高能效，解决了多用户协作计算中的数据隐私保护问题。

本文提出了一种仅使用标准单元实现的物理不可克隆函数（PUF）设计，通过利用工艺失配中的阈值电压倾斜（Vth-Tilting）提取熵。该设计在3nm GAA和8nm FinFET两种先进工艺节点上实现并验证了其有效性。

该论文提出了一种基于眼图开度概念的仲裁器PUF，通过自动错误检测机制实现PVT鲁棒的掩码和比特稳定，用于生成可靠的硬件指纹。解决了传统PUF在电压、温度和工艺变化下比特不稳定的问题。

该论文提出了一种用于硬件安全的100MHz自校准RC振荡器，能够检测时钟毛刺攻击，消除对外部晶振的依赖。采用3nm FinFET工艺实现，可集成在SoC中用于启动时钟监控和攻击检测。

该论文提出了一种全动态噪声整形SAR ADC，通过创新的电路设计实现了120dB SNDR和189dB FoMS，在1kHz带宽内解决了传统高精度ADC功耗高、信号带宽受限或校准复杂的问题。

本文提出一种12.2µW功耗、99.6dB SNDR、184.8dB FOMS的离散时间Zoom PPD ΔΣ调制器，采用增益嵌入式自举采样器。该设计解决了传统离散时间ΔΣ调制器因大采样电容导致输入缓冲器驱动负担大的问题，实现了超低功耗高精度转换。

本文提出了一种184.8dB FoMS、1.6MS/s的增量噪声整形流水线ADC，采用基于单放大的kT/C噪声消除技术，解决了传统zoom ADC因低量化电平导致转换速度受限的问题。

该论文提出了一种轨到轨三阶噪声整形SAR ADC，集成了连续时间输入缓冲器，解决了高分辨率SAR ADC中CDAC负载大、输入缓冲器驱动压力高和线性度要求苛刻的问题，实现了105.4dB的无杂散动态范围（SFDR）。

该论文提出一种易于驱动的16MS/s流水线逐次逼近（pipelined-SAR）ADC，采用分裂粗-细输入缓冲器采样方案，有效降低了对输入驱动的要求；同时结合快速鲁棒背景校准技术，解决了传统架构中采样电容大、驱动困难以及残余放大器功耗高等问题。

本文提出了一种嵌入无源FIR/IIR滤波器的流水线逐次逼近型模数转换器（Pipeline-SAR ADC），旨在替代连续时间ΔΣ调制器（CTDSM）以解决其带宽增大时功耗飙升的问题。该设计通过渐进式转换和浮动电荷技术实现了70dB SNDR、80MHz带宽和172dB FoMS的高性能。

本文提出了一种用于量子比特读出的低温CMOS SAR ADC，采用电荷注入（CI）结构，在800MS/s采样率下实现7位分辨率，输入电容仅4fF，SFDR达64dB。该设计旨在降低功耗以满足大规模量子计算的需求。

本文提出了一种4.6GHz锁相环与晶振协同设计，采用自对准脉冲注入驱动器，实现了63.3fs rms的抖动和-255.2dB的品质因数（FoMJ）。该设计通过分析注入角度与相位噪声的关系，优化了XO的噪声性能，解决了传统设计中PLL与XO相互干扰的问题。

该论文提出了一种13GHz电荷泵锁相环，通过改进电荷泵和环路滤波器设计，实现了15.8fsrms的集成抖动和-98.5dBc的参考杂散，解决了亚采样锁相环中因二进制频移键控效应导致的大参考杂散问题。

该论文提出了一种基于多路径反馈技术的分数-N锁相环，实现了34fsrms的抖动性能和-255.5dB的FoM，解决了高参考频率在实际应用中不实用的问题。

本文提出了一种8.1-9.9GHz单核伪串联谐振振荡器，通过新型谐振结构突破了传统并联谐振LC振荡器的品质因数限制，实现了-128.7dBc/Hz @1MHz的超低相位噪声，满足5G-Advanced和6G通信对高数据速率的需求。

该论文提出了一种差分串联谐振CMOS VCO，采用极点收敛技术，在10MHz偏移处实现了202.1 dBc/Hz的FoMTA。旨在解决低相位噪声VCO设计中传统多核方法带来的面积和功耗增加问题。

本文提出了一种60GHz的I/Q校准单边带混频器本振（LO），采用注入锁定振荡器（ILO）滤波器，实现了亚纳秒建立时间和-56dBc最差杂散，适用于联合通信与雷达感知（JCAS）系统。

本文提出了一种27GHz分数N子采样PLL，采用极性可逆的SSPD结构，实现了57.9fs rms抖动、-249.7dB FoM和1.98µs锁定时间，解决了毫米波分数N PLL在高速通信中需要低抖动和快速锁定的问题。

本文提出了一款0.65V供电、工作频率10.4-11.8GHz的分数N采样锁相环（PLL），实现了73.8fs rms的极低抖动、-271.5dB的FoM以及-61dBc的带内分数杂散。解决了低电压下高频PLL的噪声与杂散挑战。

本文介绍了AMD下一代高性能x86-64微处理器核心“Zen 5”，采用4nm工艺制造。论文详细阐述了该核心的微架构创新，包括改进的前端、执行单元和缓存层次结构，旨在提升单线程性能、能效和安全性。解决了高性能计算中功耗、性能和面积（PPA）的权衡问题。

该论文提出了一款面向移动应用的超分辨率处理器，通过利用伪FP6稀疏性实现了0.52mJ/帧的超低能耗和107fps的高帧率。解决了移动设备上SRCNN推理时的高延迟和高功耗问题。

本文介绍了IBM Telum II微处理器，针对zNext系统重新设计，实现了5.5GHz的工作频率。该处理器集成了片上数据处理单元并改进了AI加速器，旨在提升系统性能和容量。

本文提出了一款采用16nm工艺、支持双向特征金字塔网络（Bi-Directional FPN）的CNN处理器，峰值性能达5.7TOPS。该处理器针对高分辨率视频中的小目标检测进行了架构优化，解决了传统处理器在处理小目标时精度与效率不足的问题。

本文针对资源受限边缘设备上3D高斯散射（3D GS）渲染速度慢、能效低的问题，提出了一种基于形状感知混合架构的3D GS处理器。通过早期计算跳过和高斯分布优化技术，实现了每帧毫焦级能效和373fps的高帧率。

本文提出IRIS，一款用于空间计算的SoC，支持基于3D高斯溅射的交互式逼真渲染和表面感知建模，解决了NeRF加速器无法支持表面提取和变形的问题，实现了8.55mJ/frame的低功耗性能。

本文提出了一款用于4K超高清真视频超分辨率的图像信号处理器，实现了210fps的高帧率处理。该处理器采用基于神经网络的框架，包含对齐和细化阶段，旨在将低分辨率视频转换为高分辨率视频，适用于流媒体和视频会议等低带宽场景。

提出了一款名为STEP的神经网络处理器，用于实现8K分辨率、60帧每秒的实时时空视频超分辨率。解决了8K-UHD内容稀缺和传输带宽成本高的问题，在终端显示上通过单阶段算法同时提升分辨率和帧率。

本文提出了一种基于MSS-CMOS异构集成的16通道多模态气体传感器芯片堆叠，尺寸为3.5×3.5mm²，每通道功耗仅1.47mW，解决了传统气体传感器因分立元件导致体积大、功耗高的问题，适用于可穿戴设备、可摄入药丸和智能标签等场景。

本文提出了一种200GHz、200像素的二维近场成像仪，利用毫米波谐振器阵列的近场特性实现亚波长高分辨率成像，适用于生物医学应用。解决了传统远场成像受衍射极限限制的问题，实现了高灵敏度的样品检测与表征。

本文提出一种无晶振的BodyID系统，采用异步无时钟的泄漏供电唤醒接收机，并通过过信道时钟恢复实现低功耗通信。该设计去除了传统收发器中始终运行的时钟，将空闲功耗降至泄漏级别，同时保持低延迟唤醒。

本文提出了一种3×3.3mm的可配置γ光子能谱仪，用于精准放射引导的癌症切除手术。该器件旨在术中实时检测微小癌细胞团，降低复发风险。

本文提出了一种受RFID启发的一步封装多模式生物分析仪，采用真空微流体技术，用于即时诊断。该设备旨在解决低浓度分子生物标志物检测中需要集中实验室的问题，提供比传统纸基侧流免疫分析更准确的定量结果。

本文提出一种无MEMS的4096像素CMOS电子鼻气体传感器阵列，采用金属有机框架（MOF）实现分子选择性传感，并结合像素级信号处理电路。该设计解决了传统电子鼻体积大、功耗高的问题，实现了高分辨率气体检测。

该论文提出了一种毫米级尺寸、0.1 pM检测限的无线16通道有机电化学晶体管电化学传感SoC，用于长期监测细胞因子等生物标志物，解决了微型化植入式传感器高灵敏度、宽动态范围和空间分辨率的挑战。

本文提出了一种全集成自推进微机器人，采用180nm CMOS工艺，通过子GHz奇偶时间对称（PT对称）片上能量收集技术实现无线供电。该设计将能量收集、控制电路和驱动机制集成在单个芯片上，解决了微型机器人自主运动的重大挑战。

该论文提出了一种384位点的芯片平台，每个位点能够独立精确控制温度，用于生物化学应用如PCR和PCA。解决了多通道温度控制集成和小型化的问题，为高通量生物检测提供了集成解决方案。

本文提出了一种94.8nW的无电池智能硅平台，通过分布式、自适应和事件驱动的多模态传感技术，在边缘实现机器学习分析，解决了超低功耗设备在低至100nW环境能量下的持续运行问题。

该论文提出了一种利用飞行固态电池的自主轻量级微致动器驱动系统，解决了微机器人等应用中高压驱动电路体积大、重量重的问题。通过集成固态电池与高效电压转换，实现了低电压源到高电压输出的紧凑驱动方案。

本文提出一种12A 89.3%峰值效率且仅有26mV下冲的12V转1V两阶段转换器，采用稳压谐振开关电容结构，解决了高输入电压与大输出电流下转换器效率、密度和速度的挑战。

该论文提出了一种用于折叠手机的双输入双向三电平电池充电器，通过粗-细VCF平衡和宽VCR技术，解决了小型化、高密度充电和宽输入范围的需求，减少了无源器件尺寸并提高了高输入电压下的效率。

本文提出一种分段交织多相混合转换器，用于数据中心12V到负载点的直接转换，通过在所有电感器上同时增加电流来瞬时提高电感电流摆率，从而减小负载瞬态下的输出电压欠冲。该转换器具有固有的自动平衡电感电流特性，无需额外控制。

该论文提出了一种始终一半电感电流的混合双向转换器，通过自适应目标电流跟踪技术，在正向和OTG模式下实现高转换效率，解决了传统boost/buck拓扑中大电流流动和效率低下的问题。

本文提出了一种全集成多相电压调节器，采用3nm FinFET CMOS工艺，实现了86%的轻载效率峰值，并具备从软开关到断续导通模式的自主模式转换功能，以应对AI工作负载带来的高电流需求。

该论文提出了一种用于SoC的全模拟分布式LDO，通过多个功率晶体管分配负载电流以实现有效热分布，并增强了噪声抑制能力。解决了传统LDO因热耗散导致SoC性能退化的问题。

本文提出了一种融合混合拓扑与多相拓扑的6相三倍降压DC-DC转换器，实现了高达60:1的电压转换比，解决了传统单相降压在宽转换比和高电流下需要大电感的问题。

该论文提出了一种名为HOOP的可扩展混合DC-DC转换器环，用于高性能计算，通过环形拓扑结构实现多相并联以提升输出电流能力，同时保持高效率与快速响应。

本文提出了一种20MHz和1MHz双环路非均匀多电感混合DC-DC转换器，通过指定电感电流分配实现高效率、高功率密度和快速瞬态响应，适用于消费、汽车和工业应用。解决了传统转换器在效率与动态响应之间的权衡问题。

本文提出了一种基于时钟参考的PAM3收发器，用于解决芯片间接口中单端PAM3信令面临的参考电压生成面积大、收发参考匹配困难等问题，实现了0.275pJ/b的能效和42Gb/s/pin的数据速率。

该论文提出了一款用于HBM4的注入锁定正交时钟生成器，功耗仅850μW，频率范围2-5GHz，具备抖动滤波和即时切换功能，解决了低功耗时钟生成中的抖动抑制和快速响应问题。

该论文提出了一种用于GDDR7内存接口的42Gb/s单端混合判决反馈均衡（DFE）PAM-3接收机。通过采用混合DFE架构，解决了高速PAM-3信号在内存接口中的均衡问题，实现了高数据率传输。

该论文提出了一种32-50Gb/s/pin单端PAM-4发射机，采用基于ZQ校准的前馈均衡（FFE）和PAM-4最低有效位数据总线反转直流平衡编码（LSB DBI-DC），以提升内存接口带宽和抗噪性能。

该论文提出了一种采用无延迟电容反馈均衡器（CFE）的32Gb/s/pin单端PAM-4接收器，解决了多级信令低信噪比导致的复杂均衡问题。通过创新均衡器设计，在28nm CMOS工艺下实现了0.3pJ/b的高能效和0.00288mm²的小面积。

本文提出HuMoniX，一种面向文本到运动生成任务的专用处理器，通过利用迭代间输出稀疏性和帧间关节相似性，实现了57.3fps的帧率和12.8TFLOPS/W的能效，解决了传统运动生成速度慢、功耗高的问题。

本文提出了一款28nm工艺的CNN-Transformer混合加速器，通过内存计算强度感知和混合注意力层融合技术，实现了0.22µJ/Token的高能效，解决了语义分割任务中计算与内存开销大的问题。

本文提出EdgeDiff，一种专为少步扩散模型设计的多模态加速器，通过混合精度和重排序组查询技术，在边缘设备上以418.4mJ/推理的低能耗实现高质量图像生成，解决了传统扩散模型计算和内存访问成本高的问题。

该论文提出了一款名为Nebula的28nm工艺3D点云神经网络(PNN)加速器，通过自适应分区、多跳过和块聚合技术，实现了109.8TOPS/W的高能效。解决了点云处理中计算复杂度和冗余距离计算的问题。

本文提出了一款在3nm工艺下实现的微型自动编码器（Mini AutoEncoder），面积为0.168mm²，支持576MAC运算，采用基于行的深度优先调度策略，用于边缘设备上的视觉生成式AI。解决了生成式AI在边缘端的高效推理问题，实现了低延迟和高能效。

论文提出了一种名为MEGA.mini的通用生成式AI处理器，采用新的大/小核架构用于NPU，旨在高效处理图像编辑、文本生成等生成式AI任务。解决了传统NPU在处理多样化的生成式DNN模型时灵活性和效率不足的问题。

论文提出了一款名为BROCA的移动社交代理系统级芯片（SoC），通过自适应位截断单元（ACBU）和声学聚类（Acoustic Cluster）技术，在52.4至559.2mW功耗范围内实现运行时比特宽度缩减，有效降低音频处理能耗。该芯片针对音频特征图的通道维度局部性，通过聚类窄范围特征图元素进行高位截断，从而优化计算效率。

本文提出了一种面向大型语言模型（LLM）的高能效加速器，通过位级权重压缩和簇对齐的INT-FP混合精度矩阵乘法（GEMM）技术，解决了LLM推理中巨大的外部内存访问和自回归计算带来的效率瓶颈。该加速器实现了88.36 TOPS/W的能效，显著降低了能耗。

针对大型语言模型外部存储器访问能耗过高的问题，提出了一款名为Slim-Llama的处理器，支持二元/三元权重，可处理十亿参数级别的Llama模型，功耗仅4.69mW。

提出了一种12位3GS/s流水线ADC，采用基于门控LMS算法的分段线性非线性校准技术，解决了开环残差放大器引起的增益误差和严重非线性问题。该校准方法在后台通过dither注入和门控LMS自适应更新校准系数，相比传统多项式校准具有更低复杂度。

本文提出一款14位1GS/s单通道流水线ADC，采用并行操作SAR子量化器和动态死区环形放大器，以降低功耗并改善PVT敏感性。通过创新电路结构解决了传统流水线ADC中功耗高和偏置调节复杂的问题。

本文提出了一种PVT鲁棒的2倍交错2.2GS/s ADC，采用基于门控环形振荡器的量化器并在通道和步骤间共享，实现了超过4.5G的性能。该设计解决了传统环形振荡器ADC在PVT变化下的性能退化问题，提升了能量和面积效率。

本文提出了一种10位3GS/s的时间域模数转换器（TD ADC），通过互斥亚稳态校正技术解决了时间域ADC在严格时间限制下严重的亚稳态问题，并实现了宽共模输入范围。该设计适用于低误码率串行链路接收器、雷达和仪器仪表等应用。

该论文提出了一款72GS/s 9位时间交织流水线逐次逼近（Pipeline-SAR）模数转换器（ADC），采用16nm FinFET工艺实现。针对时间交织中带宽失配和隐式失真导致的SFDR和ENOB退化问题，通过校准技术实现了在20GHz和奈奎斯特输入下分别达到55.3dB和49.3dB的SFDR。

本文提出了一款采用4nm工艺的12位16GS/s自校准分层时间交织ADC，通过预采样技术和优化的时钟策略实现了高能效和小面积。解决了高速高精度ADC中功耗与面积权衡的问题。

该论文提出了一种8位10GS/s的双通道时间交织流水线ADC，采用并发残差传输与量化技术以及自动缓冲器功率门控技术，解决了高速时域ADC对PVT变化敏感的问题，实现了高速高鲁棒性的模数转换。

本文提出一款基于16nm FinFET工艺的12GS/s 9位16倍时间交织SAR ADC，通过时间交织架构实现高速模数转换，解决了高速与高能效之间的平衡问题。

本文提出一种基于振荡器的混合信号优化引擎，用于解决50变量218子句的3-SAT问题。该物理启发计算机利用连续时间操作和大规模并行性，通过将优化目标映射到自旋动力系统来提高求解效率。

该论文提出了一种全模拟的256×256多延迟互相关器，采用基于存储处理（MP）的架构，在4GS/s采样率下实现了1000TOPS/W的计算效率和1.3TOPS/mm²的计算密度，解决了传统数字互相关器能效低、功耗高的问题。

该论文提出了一种基于强化学习和逆方法的AI算法流程，用于射频集成电路（RFIC）的架构发现、电路拓扑和参数优化。旨在探索超越人类直觉的设计空间，实现从匹配网络到天线等高频电路和电磁结构的端到端自动综合。

该论文提出了一种微机械异构集成有源探针，通过将高性能射频感测放大器与微机械探针基板集成，实现了从DC到50GHz的非破坏性原位测量，解决了传统50Ω测试设备在微尺度接口中因寄生效应导致的信号失真问题。

本文提出了一种集成通道分析仪，用于高速高密度信号完整性测量，覆盖DC至40GHz频率范围，功耗仅为99.5mW/端口。该设计解决了传统矢量网络分析仪（VNA）在功耗、尺寸和成本方面的不足，适用于以太网交换机和高性能计算机中的通道缺陷检测。

该论文提出了一种24GHz直接数字发射机，采用多相次谐波开关功率放大器，实现了3.2Gb/s的数据速率和-30.8dB的EVM，旨在解决K/Ka波段通信和雷达应用中高PAPR下的功率回退效率问题。

本文提出一种宽频带复制抑制数字发射机，采用联合数字-模拟插值和滤波技术，在28nm CMOS工艺下实现。该设计解决了传统数字发射机中为覆盖宽频带而需分离低频/高频链路导致面积大和复杂度高的问题。

本文提出了一种无晶振的调频发射机IC，通过联合神经网络驱动的调制与编码技术，在低功耗条件下提升IoT上行链路的可靠性和通信距离。该设计解决了传统IoT设备因功率/能量限制导致的通信可靠性差和距离短的问题。

本文提出一种24-29GHz紧凑型收发前端模块，采用非对称Doherty功率放大器，在0.22mm2面积内实现高线性高效率发射和低噪声接收，解决了毫米波波束赋形器中前端模块面积与性能的权衡问题。

本文提出了一款工作在17.7-29.5GHz的宽带毫米波收发前端，采用65nm CMOS工艺，实现了3.3dB的噪声系数和20.2dBm的输出1dB压缩点。该设计旨在解决5G毫米波、低轨卫星通信和通感一体化等应用中对宽带低噪声接收、高效率发射以及高收发隔离度的需求。

该论文提出了一种3轴MEMS陀螺仪，通过1.5µW的常开驱动环路实现了2.8ms的唤醒时间，解决了常开模式下电流消耗与唤醒时间之间的权衡问题。

本文提出一种电压偏置的CMOS霍尔传感器，通过将传统电流偏置电压输出改为电压偏置电流输出，显著降低了传感器的失调和噪声。实现了1.0µT (3σ)的失调和60nT/√Hz的噪声底，优于传统结构。

本文提出了一种亚1V、14位、带宽/功率可扩展的连续时间传感器接口，通过频率控制电流源实现了225倍的带宽/功率缩放比，解决了离散时间ADC中kT/C噪声限制的问题。该接口适用于物联网中的微弱信号数字化应用。

该论文提出了一种基于NPN型BJT的温度传感器，通过噪声优化的电荷平衡方案和电流辅助放大器，实现了80 fJ∙K²的分辨率品质因数（FoM），在能量效率上显著优于传统BJT温度传感器。解决了BJT温度传感器能量效率低于电阻式传感器的问题。

本文提出了一种PM-SAR混合型电容数字转换器，通过时间差消除技术实现18.5nF的输入范围，在18.1pF输入电容下达到6.1µs的转换时间。解决了大输入范围和高精度电容检测的权衡问题。

该论文提出了一种连续时间噪声整形SAR电容数字转换器(CDC)，用于IoT环境监测应用，实现了189.3dB的FoMS和14.5fJ/转换步的低功耗。它通过噪声整形和过采样技术解决了小电容变化高精度测量与低功耗之间的矛盾。

该论文提出了一种基于斩波kT/C噪声消除和Add-Then技术的缩放式电容-数字转换器(CDC)，实现了185.2dB FoMs和8.7aFrms的高分辨率。该设计结合了SAR和ΔΣM的优势，有效解决了高能效与低延迟的矛盾，适用于高性能MEMS传感器等实时应用。

本文提出了一种用于高分辨率浮空目标位移检测的电容数字转换器，通过低通RC前端将传感电容转换为相移，并利用高分辨率相位域Delta-Sigma调制器进行数字化，实现了143dB动态范围和119dB共模抑制比。该设计有效抑制了电场干扰，解决了浮空目标在高频下的干扰问题。

该论文提出了一种采用2nm CMOS纳米片技术的高密度SRAM，实现了38.1 Mb/mm²的存储密度，旨在满足高容量片上存储需求并提升能效。通过优化位单元面积和工艺缩放，解决了先进节点下嵌入式存储器的密度与功耗挑战。

该论文提出了一种采用Intel-18A-RibbonFET工艺和PowerVia背面供电技术的高密度SRAM，实现了0.021μm²的单元面积。通过背面供电方案，解决了传统前端供电网络中VSS IR压降较大的问题，提升了供电效率。

本文提出了一种面向数据中心ASIC的3nm FinFET TCAM设计，采用动态门控搜索线技术，实现了2.2Gsearch/s的搜索速度和0.305fJ/b的能效，解决了高吞吐量网络分类和转发中功耗与速度的平衡问题。

本文提出了一款采用3nm FinFET工艺的38Mb/mm²高密度双轨SRAM，工作电压为380/540mV。该设计通过消除泄漏电流和使INCM返回VDDA停止，实现了超低功耗和高密度。

该论文提出了一种在3nm工艺下实现的3.6GHz双端口SRAM，通过后端RC优化和远端写辅助方案解决了高频操作下的设计复杂性和写裕度问题。实现了同时读写操作和异步时钟域的高带宽通信。

本文提出了一种36V电流平衡仪表放大器，具有±24V输入范围和5.6MHz带宽，在所有增益设置下实现140dB共模抑制比，解决了高压环境下处理毫伏级信号和4-20mA电流信号时对宽输入范围和高CMRR的需求。

该论文提出了一种基于无源开关电容的多模式放大器，能够在-25至200°C的宽温度范围内实现0.75%的对数一致性误差，解决了高温环境下声学传感器前端需要宽动态范围和精确相位/幅度测量的难题。

该论文提出一种基于片上加热器的自校准CMOS运算放大器，通过三步校准流程实现超低失调和失调漂移。解决了传统运放中温漂和工艺偏差导致的精度限制问题。

本文提出了一款采用WF-Bonding技术的4XX层1Tb 3b/cell 3D-NAND闪存，实现了28Gb/mm2的高存储密度和5.6Gb/s/pin的高速IO接口。解决了高密度、高速度3D NAND闪存的挑战。

本文实现了一款1Tb容量、3比特每单元的3D闪存芯片，通过创新的读取操作技术将读取能效提升了29%，并采用电源隔离低抽头架构实现了4.8Gb/s的数据传输速率，旨在满足AI应用对高容量、高能效存储的需求。

本文提出了一款24Gb容量、42.5Gb/s速率的GDDR7 DRAM，通过低功耗WCK分布、RC优化的双增强发射器以及电压/时间裕量增强技术，解决了高分辨率图形处理和大规模数据分析对高带宽内存的需求。

本文提出一款16Gb容量、12.7Gb/s/pin速率的LPDDR5-Ultra-Pro DRAM，采用4-phase自校准技术和AC耦合收发器均衡，解决了高速数据传输中的信号完整性挑战。

本文介绍了一款321层2Tb 4b/cell 3D-NAND闪存，实现了75MB/s的编程吞吐量。该设计通过创新的架构和电路技术，解决了高密度存储下的编程速度瓶颈问题。

该论文提出了一种时间控制放电读取方案，实现了64Gb容量的DDR4 STT-MRAM，采用0.001681μm²的1T-1MTJ交叉点单元，旨在满足AI、数据库等应用对高密度、低延迟存储级内存的需求。

该论文提出了一种无电感、无电容的同步压电-电磁混合能量收集平台，通过线圈共享技术同时收集两种振动能量，解决了传统SSHI整流器依赖外置大电感导致系统体积过大的问题。

该论文提出了一种用于压电能量收集的偏置同步电荷提取（Biased-SECE）接口电路，并采用几何均值计算最大功率点跟踪（MPPT）技术，实现了99.9%的MPPT效率。解决了传统接口在静态MPP精度和动态跟踪响应速度之间的权衡问题，显著提升了能量提取能力。

本文提出了一种无整流器的压电能量采集接口，采用感测和跟踪最大功率点追踪技术，实现了单周期收敛，解决了传统整流器导致的功率损耗和MPPT收敛慢的问题。该设计适用于物联网边缘设备中的周期振动能量采集。

该论文提出了一种电容式电源管理IC，旨在解决微小型化物联网设备中高内阻电池的负载驱动能力不足问题。通过实现91.25%的峰值功率转换效率并支持高达5.68毫焦耳的脉冲能量传输，有效缓解了系统峰值功耗与电池放电能力之间的矛盾。

该论文提出了一种采用Q-Downsize D类功率放大器的隔离DC-DC转换器，通过固有贯通C特性抑制共模电流引起的电磁干扰（EMI），实现了180MHz开关频率和45.3%的峰值效率。

提出了一种单链路多域输出(SLiMDO)隔离DC-DC转换器，采用无源磁通共享技术实现局部能量传输，解决了多输出隔离电源系统中多域供电复杂性和集成效率问题。

本文提出了一种用于LLC谐振变换器的精确次级侧控制器，采用基于GaN的CGS隔离驱动器，实现了片上传感误差低于1%，解决了传统隔离驱动和控制精度不足的问题。

该论文提出了一种双LC谐振隔离DC-DC转换器，采用集成变压器设计，实现了65.4%的峰值效率，并具有固有背散射特性，有效解决了集成隔离转换器效率低的问题。

该论文提出了一种多核隔离DC-DC转换器，采用嵌入式磁芯变压器，实现了2W输出功率和53.2%的峰值效率，并满足CISPR-3电磁兼容标准。解决了传统集成隔离DC-DC转换器输出功率有限（约1W）的问题。

本文提出了一种动态导通电阻减小的双向GaN负载开关，用于48V电动汽车电池切换系统。该开关实现了双向电流流动和反向电流阻断，并集成了浪涌电流保护和尖峰衰减功能，提高了功率管理的效率和安全性。

该论文提出了一种工作在232-260GHz的CMOS放大器-倍频器链，并采用低成本匹配片辅助辐射封装，实现了11.1dBm的总辐射功率，解决了CMOS太赫兹源辐射功率不足的问题。

本文提出了一款216-226GHz瓦特级GaN固态功率放大器，通过多频带大信号阻抗校正和电路技术解决了高频段功率放大器的低阻抗和带宽限制问题，实现了紧凑集成的高功率输出。

本论文提出了一款工作于125至170GHz的功率高效移相器，采用SiGe BiCMOS工艺，通过外相位增益和相位校正技术，解决了亚THz相控阵系统中移相器在高频下的功率和相位精度问题。该移相器适用于接收和发射链路，能保持动态范围并提高输出1dB压缩点。

本文提出一种宽带双向无校准的D波段（110-170GHz）移相器，采用频率/开关交错技术实现360°相位覆盖。该设计解决了传统D波段移相器在频率不变性、校准复杂度和双向工作方面的挑战，适用于大规模相控阵系统。

本文提出了一种工作在224GHz的无变容管VCO，采用多段开关负载耦合线谐振器实现了19.9%的调谐范围。该设计旨在解决硅基工艺在太赫兹频段因晶体管截止频率和无源器件Q值限制导致的性能不足问题。

该论文提出了一种基于数字锁相环（DPLL）的GFSK调制器，适用于蓝牙低功耗（BLE）通信，实现了380µW的超低功耗和-242.8dB的FoM，并支持亚20µs建立时间的自适应跳频，有效降低了干扰。

本文提出一种4.75GHz数字锁相环（PLL），采用电压偏置谐波整形DCO，实现了45.8fs的积分抖动和257dB的FoM，解决了多数据转换器和收发器对低噪声频率合成的需求。

本文提出了一种9.05至37.0GHz的LO发生器，采用磁模式切换和无调谐倍频程带宽共模谐振器技术，解决了高频VCO调谐范围超过一个倍频程时面临的瓶颈问题，实现了宽频带覆盖和低相位噪声。

本文提出了一种18.5至23.6GHz的四核Class-F23振荡器，无需二次/三次谐波调谐，通过优化谐振腔设计解决了毫米波频段电感耦合导致的品质因数下降问题，实现了193dBc/Hz的峰值FoM和140t的调谐范围。

本文提出了一种工作在47.3-58.4GHz的差分准Class-E Colpitts振荡器，旨在解决毫米波通信中本地振荡信号频谱纯度不足的问题。该设计通过差分准Class-E拓扑实现高能效和高FoMT，无需额外的谐波提取放大级，从而降低功耗和面积。

该论文提出了一种基于单电感的高压发射波束形成器，用于可穿戴超声设备，旨在实现低功耗、紧凑的癫痫治疗系统。通过创新的功率管理技术，实现了88%的fCV2功率降低，显著提升了能效。

该论文提出了一种用于可穿戴/植入式生物医学成像的空间域压缩感知光声成像器，集成了矩阵乘法SAR ADC，实现了实时、长期监测。解决了传统光声成像系统体积大、功耗高、数据量大等问题。

该论文提出了一款宽带生物阻抗频谱测量IC，采用时间数字解调与互质采样技术，将工作频率从传统的10MHz扩展到30MHz，实现了92.7dB SNR和99.6%的精度，解决了现有生物阻抗IC带宽不足的问题。

本文提出了一种针对微型植入式医疗设备的安全方案，采用双因子认证与紧急访问机制，解决设备在互联网连接下面临的隐私和生命关键治疗安全挑战。通过将标准密码学与物理不可克隆函数（PUF）等硬件安全原语结合，实现了轻量级且高安全性的认证。

本文提出了一种无线亚稳态刺激器系统，采用电流模式功率接收和刺激电流调节技术，旨在解决无线植入式神经刺激器中接收线圈尺寸缩小导致的功率接收不足问题，提高功率转换效率和刺激效率。

该论文提出了一种基于增强频率分裂的无线功率和数据传输系统，旨在解决传统OOK调制在提高数据速率时限制功率传输的权衡问题。实验实现了60.2%的端到端效率，适用于微型植入式和可穿戴生物医学设备。

该论文提出了一种无需编程的三维谐振电流模式无线接收器，用于植入式医疗设备，实现了实时链路自适应和0.904c的功率传输效率，解决了体组织加热和电磁场暴露限制问题。

本文提出了一种名为DustNet的时分复用超声波植入物网络，通过16级ASK背向散射调制实现多植入物间的无线通信与供电，旨在解决神经信号长期记录中感染风险高、多通道数据上行需求大的问题，从而增强对假肢的直觉控制。

该论文提出了一种符合UCIe标准的低延迟接口，采用3nm工艺，通过匹配延迟架构实现动态时钟门控，避免了传统时钟前导码带来的额外延迟，在32Gb/s速率下达到10.5Tb/s/mm的带宽密度和0.6pJ/b的能效。

该论文提出了一种单端同时双向收发器，利用回波和串扰消除技术实现了64Gb/s/wire的数据率和10.5Tb/s/mm/layer的密度。解决了同时双向信令中回波和串扰导致性能下降的问题，适用于超高频D2D接口。

本文提出了一种基于3nm FinFET工艺和2.5D CoWoS封装的UCIe高级封装链路，实现了0.29pJ/b的能效和5.27Tb/s/mm的带宽密度，解决了异构集成中高带宽、低功耗互连的挑战。

本文提出了一种基于VCSEL的直接驱动光学引擎，采用PAM-4调制实现108Gb/s的数据速率，能效为0.9pJ/b。通过消除重定时器或DSP，直接连接计算系统与光学引擎，解决了可插拔光模块的功耗和可扩展性挑战。

针对AI等场景对带宽和低延迟的需求，提出一种200Gb/s PAM-4异构收发器，结合0.13μm SiGe BiCMOS和28nm CMOS工艺，用于重定时可插拔光学系统，解决了线性驱动可插拔光学在高速率下因插入损耗增大而性能退化的问题。

本文提出一款在28nm CMOS工艺上实现的112Gb/s PAM-4线性跨阻放大器(TIA)，支持扩展光电探测器(PD)与TIA之间的距离，解决了共封装光模块中PD与TIA因热膨胀约束导致的距离受限问题，实现了0.61pJ/b的低功耗高性能传输。

该论文提出了一种基于28nm CMOS工艺的64Gb/s 16-QAM内差相干光接收机，通过创新的DSP技术解决了短距离光链路中非相干格式扩展困难的问题，实现了高数据吞吐量和低功耗。

本文提出了一种用于线性可插拔光学模块（LPO）的100Gbaud 4Vppd分布式线性驱动器，采用交叉折叠传输线和交叉耦合Gm单元，实现了低功耗、低成本、低延迟的短距离光通信解决方案。该驱动器具备内置均衡能力，可驱动光调制器进行低失真电光转换。

本文提出了一款212Gb/s PAM-4重定时器，集成了高摆幅光驱动器，支持芯片到模块的40dB长距离传输，采用5nm工艺，旨在满足AI/ML应用对更高I/O吞吐量的需求。

本文介绍了IBM Telum II处理器的设计-技术协同优化，针对功耗、性能、面积和可靠性（PPAR）进行了全栈改进。该处理器是前代产品的全面升级，通过工艺和设计的联合优化实现了显著的性能提升和能效改善。

本文提出了一种可扩展的二维织物上网络（kNOT），通过直接芯片到纱线集成将SoC和bySPI网络芯片嵌入纺织品，支持异构编程、多传感模式和分布式内存，解决了可穿戴电子纺织品在保持柔性和舒适性的同时实现计算和通信的难题。

本论文提出了一种基于MRAM嵌入式28nm CMOS工艺的单片内存计算微处理器，用于端到端深度神经网络推理。该设计针对始终开启的AI传感器应用中的稀疏推理需求，通过非易失性存储器交叉阵列实现低功耗计算，解决了传统架构在空闲和计算阶段功耗过高的问题。

本文提出了一种名为SHINSAI的可重用有源TSV中介层，集成了可编程互连架构和512Mb 3D底层存储器，旨在解决3D集成中互连密度和能效的瓶颈问题。通过垂直堆叠接口和可编程互连，实现了高带宽、低延迟的数据传输。

该论文提出了一种基于28nm工艺的完整K-SAT求解器SKADI，采用双路径SRAM宏和增量更新技术，实现了100%的可解性，解决了传统Von Neumann架构求解K-SAT问题能耗高、速度慢的问题。

该论文提出了一种用于GPS信号捕获的端到端加速器，采用28nm工艺，通过能量-精度驱动的混合基IFFT和ROM结构，实现了18.1µJ/次捕获的低功耗性能。解决了传统GPS捕获中计算量大、能效低的问题。

本文提出一个13.5µW、支持35个关键词的端到端关键词识别系统，在28nm CMOS工艺中实现。通过片上个性化训练，系统能够针对用户口音进行定制，解决了传统KWS系统功耗高且无法个性化适配的问题。

该论文提出了一种12.8GS/s的亚采样ADC前端，在22nm FDSOI工艺下实现了38GHz输入带宽和>39dB SNDR，覆盖1-32GHz频率范围。解决了毫米波RF采样中高频前端带宽与信号保真度的挑战，支持X波段到Ka波段的多通道灵活接收。

该论文提出了一种全集成CMOS频率管理模块，工作频率覆盖1.8-3.0GHz，无需外部晶体参考，实现了从-40°C到125°C范围内-47/+42ppm的频率不精确度，解决了传统频率管理模块依赖外部晶振导致体积大、成本高的问题。

该论文提出了一种采用模拟调节避免交叉电流的32kHz晶体振荡器，实现了0.36nW的超低功耗和0.9V的低电压工作，适用于电池驱动的物联网时间保持应用。

本文提出了一种基于GaN的SLCG-Doherty-Continuum功率放大器，能够在1.35至7.6GHz的超宽带范围内实现超过38%的6dB回退效率，解决了多频段、高PAPR信号下基站和卫星通信对高效率功率放大的需求。

提出了一种功耗仅3.5mW的毫米波有源带通滤波器，采用全无源干扰消除前馈路径来抑制带外干扰。解决了毫米波频段缺乏SAW滤波器、接收机需高功耗实现线性度和滤波的问题。

该论文针对大规模MIMO和车载雷达等应用对接收机线性度的高要求，提出了一种利用Doherty有源负载调制技术增强毫米波低噪声放大器线性度的新设计。通过该技术，LNA能够在存在强干扰信号时保持信号完整性，有效抑制阻塞效应。

本文提出了一种名为“时空波束赋形功率放大器”的直接数字幅度和相位波束赋形功率放大器，用于解决毫米波发射机在传输高峰均比信号时回退效率低以及传统移相器效率低、体积大的问题。该设计通过时空联合处理将波束赋形和功率回退优化结合，提升了24GHz相控阵系统的性能。

本文提出了一种56-64GHz线性功率放大器，采用可扩展的匹配区域扩展径向功率合成技术，实现了30.2dBm饱和输出功率和23.5%峰值功率附加效率，解决了毫米波频段在电压限制硅工艺中实现大输出功率的难题。

该论文在22nm FDSOI CMOS工艺上设计了一种紧凑的3级堆叠Doherty功率放大器，通过堆叠OPA偏置方案，实现了超过16.5dBm的输出功率，适用于毫米波相控阵系统。

本文提出了一种超紧凑宽带负载不敏感复合共源共栅LC中和功率放大器，用于解决大规模毫米波相控阵中因天线互耦导致的高电压驻波比（VSWR）问题，实现了4:1 VSWR下的弹性操作。

本文提出了一种低功耗、无CORDIC的数字极性发射机，采用1比特Delta-Sigma调制（DSM）的功率放大器（PA），支持256-QAM调制。该设计避免了传统数字正交发射机中的IQ失配和占空比误差问题，同时通过无CORDIC架构降低了功耗和复杂度。

该论文提出了一种20W CMOS/LDMOS全数字发射机，采用动态重定时和无毛刺相位映射器技术，解决了模拟PA发射机能耗高的问题，实现了68%的峰值漏极效率和62%的系统效率。

本文提出了一种21-31GHz无数字预失真（DPD-less）正交射频数模转换器（RFDAC），通过不变阻抗和可缩放LO泄漏技术解决毫米波频率下RFDAC非线性问题，提升发射机线性度。

本文提出了一种3层堆叠混合快门CMOS图像传感器，可在1.2µm像素间距50Mp卷帘快门和2.4µm像素间距12.5Mp全局快门之间切换，解决了高分辨率与高动态范围成像的兼容性问题。

本文提出一种用于汽车触摸屏的模拟前端（AFE）集成电路，通过流水线双频调制和Sine2波形技术有效降低辐射电磁干扰（EMI），功耗仅10.5mW，解决了汽车触摸屏干扰其他电子系统的问题。

本文提出了一种异步160×90闪光LiDAR传感器，通过像素级飞行时间验证实现5至250fps的动态帧率，解决了传统闪光LiDAR中高光子通量管理和帧率固定的问题。

本文提出了一种采用斩波模拟计数器的SPAD Flash LiDAR传感器，解决了在强背景光（120klx）下实现76米长距离探测和高帧率的挑战。通过斩波技术有效抑制背景光干扰，实现了稳健的深度成像。

本文提出了一款用于增强现实（AR）和虚拟现实（VR）的400×400分辨率、3.24µm像素间距、117dB动态范围的3层堆叠数字像素传感器（DPS）。通过三层堆叠结构实现了高动态范围和小像素尺寸，解决了传统图像传感器在AR/VR应用中动态范围不足和像素尺寸大的问题。

本文提出了一款25.2百万像素、120帧/秒的全画幅全局快门CMOS图像传感器，采用像素级并行ADC架构，解决了传统滚动快门引起的运动失真、闪烁和闪光带问题，同时实现了高图像质量。

本文提出了一种用于长波红外焦平面阵列的像素级并行光驱动20位电流-相位ADC读出电路，通过避免传统模拟电路干扰，实现了低功耗（6.9mW）、高动态范围（120.4dB）和低噪声等效温差（2.2mK）。该设计有效提升了信号噪声比，适用于低温红外成像应用。

本文提出了一款用于AR/VR微显示器的10位源极驱动器IC，通过全通道自动偏移校准和增强转换速率的放大器，实现了紧凑的面积（2273μm²），以支持高分辨率（4K×4K）和高帧率（>120Hz）的需求。

该论文提出了一种用于AMOLED显示器的实时像素补偿源极驱动IC，通过双斜率误差检测和多通道时分复用技术，解决了LTPS TFT参数非均匀性导致的像素亮度不一致问题。

该论文提出了一种紧凑型10位源极驱动器IC，采用Δ-Σ脉冲宽度调制实现低压数字插值，解决了高分辨率显示中源极驱动器通道面积大、成本高的问题。

本文提出了一款基于DSP的212.5Gb/s PAM-4收发器，采用4nm FinFET工艺，针对大型AI系统互连中的高损耗信道实现了50dB的损耗补偿，解决了AI/HPC场景下芯片间数据传输的带宽瓶颈问题。

该论文提出了一种8至28GHz的8相时钟发生器，采用双反馈环形振荡器结构，旨在解决传统PLL分频方法在高频CMOS工艺中难以生成多路低抖动时钟的问题。该设计在28nm CMOS工艺中实现了宽频率范围和低相位误差。

本文提出了一款基于5nm FinFET工艺的212.5Gb/s PAM-4收发器，实现了2.2pJ/b的能效和超过46dB的信道损耗补偿能力，解决了超高速有线通信中的功耗与信号完整性难题。

本文提出了一种在12nm CMOS工艺下实现的224Gb/s超短距接收机，采用基于分片的连续时间线性均衡器和基于相位插值的时钟发生器，解决了在高数据率下CTLE带宽和采样频率的挑战，实现了1.11pJ/b的能效。

本文提出一种采用基于LC谐振器的连续时间线性均衡器（CTLE）和模拟数据路径延迟降低技术的DSP型112Gb/s PAM-4接收器，在4nm FinFET工艺下实现了超过52dB的损耗补偿，适用于长距离高速互连如以太网、光通信和PCIe 7.0等场景。

本文提出了一种基于时间域ADC的离散多音（DMT）线缆接收器数据通路，在5nm FinFET工艺下实现了112Gb/s的数据率和353mW的功耗，解决了高速有线互连中ADC接收器功耗高的问题。

本文提出一种28nm CMOS工艺下实现106.25Gb/s PAM-4信号的混合信号接收机，采用3抽头FFE和1抽头推测DFE，通过1+0.5D脉冲整形技术减少切片器数量并缓解时序约束，达到2.06pJ/b的能效。该设计解决了ADC型接收机在较大节点下功耗较高的问题，满足数据中心对高带宽低功耗串行链路的需求。

本文提出了一种无参考时钟的时钟数据恢复电路，采用逐次逼近寄存器（SAR）频率获取技术，实现了55ns的恒定频带搜索时间。该技术针对需要动态数据流量管理和快速唤醒的应用场景，解决了传统参考less CDR频率获取速度慢的问题。

本文提出一种用于光子交换网络的60Gb/s NRZ突发模式时钟数据恢复电路，采用交叉注入锁定和闪存相位检测器技术，实现了0.13ns的超快重配置时间，解决了现有BM-CDR重配置时间慢的问题。

该论文介绍了IBM zNext系统中的动态保护带（guard-band）特性，通过片上传感器和目标技术动态优化保护带，旨在提升高性能、能效、可靠性、容错性和可持续性。

本文提出了一种运行时功率管理系统，使用片上功率传感器和基于硅片机器学习的校准技术，在3nm八核CPU上实现高效功率管理，以提升智能手机游戏性能与续航。

该论文提出了一种动态可重构的数字集成电压调节器架构，通过将Buck稳压器与LDO稳压器结合，实现了多域SoC中高效细粒度的动态电压频率缩放（DVFS）。该架构解决了传统Buck稳压器需要大体积无源器件难以集成的问题，同时提升了能量效率。

本文提出了一种面向先进HBM接口的命令感知混合LDO，通过仅使用20pF片上电容和150μA静态电流实现快速瞬态响应，解决了HBM4中多通道供电噪声和面积限制问题。

本文提出了一种面积为0.024mm²的全数字分数输出分频器(FOD)，采用基于Split-DTC的背景校准技术，实现了257fs的最差情况抖动。该设计利用单个PLL驱动多个FOD，相比传统多PLL方案显著节省芯片面积和功耗。

本文针对现代系统级封装中日益严峻的热管理和电源传递挑战，提出了一种双VDD-温度传感器，采用传感器融合技术同时感知温度和电压，在65nm CMOS工艺中实现了2.4°C的温度精度和9mV的电压精度（±3σ）。该传感器有助于在运行时进行精细的热和电源管理，减少电压保护带。

该论文提出了一种细粒度时空热分布测量技术，用于16nm CMOS降压转换器和SoC负载电流仿真器，解决了高功率密度单片和异构3D SoC中局部热点对性能和可靠性的瓶颈问题。通过集成温度传感器阵列和负载电流仿真器，实现了对芯片热分布的精确监测和仿真。

本文提出了一种用于电动汽车电池的片上监控与平衡系统，采用近场通信技术，由系统集线器和每个电池单元上的监控器组成，旨在提升电池组的性能、可靠性和安全性。

本文提出了一种基于电容降压和Sigma-Floating-SC架构的非隔离AC-DC转换器，适用于IoT和智能家居设备。该转换器可将85-230VAC输入转换为3.3-4.6VDC输出，功率达1.52W，峰值效率81.3%，解决了传统电感式或线性稳压方案成本高、体积大的问题。

本文提出了一种电感器在中间的混合升压转换器，适用于电池输入、12至36V输出，峰值效率达93%，解决了传统升压转换器在高电压转换比下导通脉冲过短、限制开关频率和可靠性的问题。

本文提出了一种单模式混合降压-升压转换器，用于锂离子电池供电的移动设备，将2.8V至4.2V的电池电压高效转换为稳定的3V输出。该转换器实现了98.3%的峰值效率和仅7mV的最大输出纹波，解决了传统多模式转换器在模式切换时的效率和纹波问题。

本文针对5G FR2毫米波CMOS功率放大器在高峰均功率比下效率低的问题，提出了一种400MHz符号功率跟踪（SPT）电源调制器。通过SPT自适应偏置网络，该调制器根据OFDM符号功率动态调整PA电源电压，从而提升深度功率回退效率。

本文提出了一种单片GaN集成的可调多电平供电调制器，用于5G基站大规模MIMO阵列的RF功率放大器包络跟踪。该调制器在48V电压下可输出74W功率，显著提升发射机效率。

该论文提出一种用于5G NR功率放大器的符号功率跟踪(SPT)供电调制器，采用混合降压-升压转换器架构，实现了102ns/V的快速电压转换速率和94.3%的峰值效率，解决了SPT在循环前缀(CP)时间内完成电压跳变(最短1.17μs)的挑战。

本文提出一种6.78MHz单级调节整流器，能够在半周期内同时为双输出充电，适用于植入式设备的无线功率传输。该设计解决了多输出电压需求下的效率问题，实现了92.2%的峰值效率。

本文提出了一种6.78MHz的Class-E发射机，通过自适应实部阻抗匹配和虚部相位调整，在宽负载阻抗范围内实现了94.2%的峰值效率。解决了无线功率传输系统中负载变化导致效率下降的问题。

该论文提出了一种50W、效率高达98%的高功率无线充电系统，采用声学噪声降低的ASK调制技术，解决了传统高功率无线充电中通信可靠性与噪声问题。该系统基于Qi标准MPP协议，支持超过25W的无线充电。

本文提出了一种双向双路径升压-48V降压混合转换器，用于解决人形机器人中高压电力传输电缆的重量问题。该转换器通过双路径架构实现了高效的双向能量转换，减少了电缆重量和损耗。

提出一种0.51V时压混合域双环模拟LDO，具有宽带宽特性。

该论文介绍了一种基于3nm FinFET工艺的224Gb/s DAC发射器，支持PAM4和PAM6调制。

一篇关于12位15GS/s单通道流水线SAR ADC设计的JSSC论文

一篇关于16Gb 37Gb/s GDDR7 DRAM的论文，重点介绍了PAM3优化的TRX均衡和ZQ校准技术。

提出一种200GS/s电流模式四路交织采样前端，性能超过67GHz。

3nm FinFET CMOS工艺下实现224Gb/s、3pJ/bit、40dB插入损耗的收发器

22纳米工艺下采用残差共享ADC的浮点ReRAM存内计算宏

28纳米工艺下实现199至2585 TOPS/W的8位数字存内计算处理器

28纳米工艺下基于注意力机制的神经网络处理器，支持288 TOPS算力

一篇关于3nm FinFET工艺下43GHz 211Mb/mm²双泵伪双端口存储器的JSSC论文。

一款高性能芯片训练加速器，支持469 TOPS/W训练和234 J图像推理

一款采用合并预加重电容技术的64Gb/s单端PAM4发射器

一款功耗仅907nW的振动状态监测芯片，集成数字计算功能。

一种用于指令导向物联网节点的快速SIMO转换器，采用状态驱动优先级

该论文提出了一种基于顶层金属和C4平面螺旋电感的单片105 W/mm²、600 MHz电感器设计。

采用双比例微分控制的主动下垂缓解技术

一款集成5MB RRAM的边缘加速器，具备低功耗和高性能特性。

一种用于移动机器人实时语义LiDAR SLAM的能效处理器

一篇关于IEEE JSSC期刊论文的分析，标题为'An Integer Floating Point Dual Mode Gain Cell Computing in Memory Macro for Adv'

提出了一种超低压无偏置电流的分数N混合PLL，采用电压调制技术。

设计无关的分布式时序故障注入监测器，支持端到端设计

一种基于灵活RNS CKKS架构的高效能全同态加密隐私保护处理器。

一款28纳米工艺的高能效渲染处理器，用于实现逼真增强现实效果。

NeuGPU是一种高效能的神经图形处理单元，用于即时建模。

该论文提出了一种PVT不敏感的模拟计算内存SRAM宏单元PICO RAM，支持原位乘法运算。

本文介绍了一种平面200 GHz收发器模块的设计与实现。

无摘要提供，无法生成概要

无摘要

采用正反馈和堆内耦合技术的超宽带分布式放大器设计

一款支持100/112 Gb/s PAM8信号传输的高摆幅16Vppd发射机，采用3+1混合FFE抽头技术

提出一种基于电源门控的1224 GHz MDLL，实现102倍乘法因子。

12纳米工艺下高密度能效1Mb 2R2W Scratchpad存储器设计

一款低功耗高帧率的电阻抗成像系统

一篇关于在3纳米以下GAA技术中优化18V GPIO设计与可靠性的JSSC论文

提出一种1 GS/s 11位时间交织SAR ADC，具备鲁棒快速准确自相关功能。

一款用于开关电容电路的230 NEF分离转向放大器，具有142 dB性能

一款支持26-39GHz可重构相控阵接收前端，内置校准功能。

提出一种2 GS/s时间交织ADC，嵌入背景校准和新颖设计。

一篇关于基于4位RFDAC的汽车雷达FMCW调制器的IEEE JSSC论文

一款具有像素级转换增益调制功能的60帧每秒CMOS图像传感器

一种基于数字PLL的低功耗低抖动正交时钟发生器

一种用于LiD的最小100 ps脉冲双脉冲重叠激光二极管驱动器

一种用于神经网络推理的近似计算SRAM内存计算宏单元设计

基于PNP的连续时间读出温度传感器，精度达0.1°C。

一种采用坚固环形放大器的单通道12位2GS/s PVT鲁棒流水线ADC

一种基于变压器的串联谐振CMOS压控振荡器设计

一种可重构连续可调转换比的开关电容转换器

本文介绍了一种V波段2Gb/s、65dBm低功耗CMOS发射器，集成片上天线。

提出一种nA级高效面积、低于100 ppm C的峰值电流参考电路。

一款80 Gb/s单端电压模式PAM4发射器，采用脉宽预加重技术

一篇关于高分辨率kT C噪声消除流水线SAR电容的能效优化的JSSC论文

提出一种实现974 dB动态范围的多速率连续时间Zoom ADC。

分析与设计一种低损耗1-10 GHz电容堆叠N路径滤波器

提出一种抗背景噪声和工艺变化的亚微瓦级关键词检测技术

该论文提出了一种混合域异或派生相似性内存计算技术

一款用于无线通信的507 GMACs、256核域自适应处理器

提出一种混合阶相关双环稳健MASH连续时间调制器，采用分布式符号技术。

PAICORE是一款拥有1900万神经元和5181 TSOPS性能的数字神经形态处理器。

无摘要

该论文提出了一种基于多芯片模块的内存张量处理器TensorCIM，用于数字计算。

提出一种采用局部正反馈环的斩波放大器，实现高输入阻抗和低输入纹波。

提出一种亚微瓦级关键词检测芯片，集成声学活动检测器以降低功耗并提高准确性。

一种用于BTEX气体检测的高能效电阻-数字转换器，实现0.5ms测量时间和47.5nJ能耗。

16nm FinFET CMOS工艺下112Gb/s 4-PAM线性TIA，支持下一代数据中心光接收器。

一款采用三态SAR逻辑和开环逆变器残差放大器的13位高速ADC

提出一种采用前馈相位误差消除技术的16GHz数字锁相环，显著改善相位噪声性能。

一种基于快速锁定频率锁定环(FLL)和Δ-Σ分数分频器(FDIVs)的时钟发生器，具有20微秒启动时间和24kHz分辨率。

一款23-40GHz相控阵接收器，采用14位相位增益管理器和宽带噪声消除低噪声放大器。

本文提出了一种低抖动和低带外噪声的双核分数-N数字PLL，采用新技术优化功耗与噪声平衡。

提出一种新型SRAM-CIM结构，采用分段位线电荷共享方案，实现低能耗高信号容限的乘累加操作。

提出一种基于混合内存计算的始终开启图像处理器，用于神经形态视觉传感器的图像恢复和区域提议。

提出一种高效单模式双路径升降压转换器，适用于锂离子电池供电的移动设备。

提出一种采用nH级IPD电感的高集成度混合DCDC转换器，结合SC和DAB优势，实现高效精细调节。

一种抗抖动40Gbps多载波接收前端，采用4GS/s基带和优化ADC设计。

提出一种像素化单片CMOS PPG传感器，用于空间特征采集

提出一种串联-并联切换光伏DC-DC转换器，通过周期性地将光伏电池并联平衡电压，提升不匹配条件下的最大功率提取效率。

一种基于阈值的生物发光检测器，采用CMOS集成光电二极管阵列，用于可摄入电子胶囊的生物化学检测。

本文提出了一种适用于多模式/多频段无线通信应用的宽带高效数字发射机。

提出一种高效深度学习超分辨率加速SoC，用于移动平台图像重建。

首款全集成400V至12V DC-DC转换器，采用高压CMOS工艺，实现高效能转换。

2022年CICC会议论文集，涵盖定制IC设计领域的最新进展，线上线下结合成功举办。

提出一种毫米波正交混合模式发射器，具有分布式寄生消除和LO泄漏自抑制功能。

提出一种全固态直接飞行时间激光雷达系统，结合发射端和接收端的创新设计，实现低功耗、高距离分辨率和可重构空间分辨率。

T-PIM是一种支持端到端设备上训练的高能效内存计算加速器。

提出TT@CIM处理器，利用张量分解和位级稀疏优化技术提升内存计算能效。

IEEE JSSC期刊论文分析请求未提供具体论文内容，无法生成有效分析结果。

一篇关于低功耗数字密集型单运放四阶连续时间滤波器的IEEE JSSC论文

设计了一种0.5V、614W的无修调单晶振双输出频率参考源，能耗为51nJ。

该论文提出了一种基于BJT的0.8V温度传感器，在-40°C至125°C范围内精度为±0.4°C。

一款具有单片集成23×23mm4的2000体积/秒3D超声探头

介绍了一种采用3nm工艺和25D CoWoS封装的32Gb/s芯片间IO技术。

一篇关于基于CMOS MEMS的数字麦克风设计的IEEE JSSC论文，重点介绍了高SNR和AOP性能。

本文提出了一种抗故障注入和侧信道攻击的47至53 Gb/s AES 256引擎。

一篇关于5纳米工艺下64路时间交织部分循环展开SAR ADC设计的JSSC论文

介绍了一款支持640 Gb/s的4×4 MIMO D波段CMOS收发芯片组。

一篇关于65纳米通用内存计算处理器的IEEE JSSC期刊论文

一篇关于65纳米人形机器人系统芯片的IEEE JSSC论文，涉及时间域3D脚步规划。

本文介绍了一种7位175GS/s、69fJ/转换步长的全异步SAR ADC。

一款具有973 dB SNR和84 dB THD的分段正弦电流生成生物阻抗前端电路。

提出一种9 GHz低带内噪声的子采样斩波锁相环，采用电荷共享消除技术。

一种带有像素内缩放直方图时间数字转换器的CMOS闪光激光雷达传感器

该论文提出了一种用于OLED显示的列并行编程像素电流读出技术

一款单片集成的高效可扩展多级模块化开关转换器，峰值效率达91%。

一种采用乒乓电荷共享锁定技术的PLL，具有隐式参考频率倍增和简化设计特点。

一种用于压电能量收集的递归N路径开关电容整流器

一种单周期占空比控制的Buck-Boost转换器，实现低输出纹波和无缝切换

全数字事件视觉传感器，支持多事件生成用于运动视觉

一款用于PAM4光直接检测应用的八通道800Gb/s收发器。

一种偏移补偿电荷转移预感知位线感测放大器设计

Dyamond 提出了一种紧凑高效的1T1C DRAM IMC加速器，支持位列加法操作。

提升压电能量收集效率的协同翻转同步技术

一种高灵敏度低功耗红外超宽带雷达收发器，具备自干扰抑制能力

基于Posit的Transformer推理与训练芯片设计

Occamy 是一款具有 432 核、双芯片设计、支持双 HBM2E 内存的高性能 RISC-V 系统。

一种用于闭环癌症外部治疗的X射线敏感能量分级剂量计

该论文提出了一种采用共模时间抖动和无源近似加法器的随机时间数字转换器设计。

无摘要

一款支持252 Gb/s NRZ和PAM3双模传输的发射机，采用嵌入式部分DBI技术提升性能

研究D波段BiCMOS矢量插值移相器中的AM-AM和AM-PM失真问题

一款工作在25-31 GHz频段的紧凑型真功率检测器，具有33 dB动态范围。

一种基于TMR的2MHz带宽非接触式电流传感器，采用乒乓自动归零技术。

一种用于GPS信号捕获的电荷域计算匹配滤波器，能效达394 TOPS/W

一款具有三重和单量化的396m 124dB动态范围数字像素传感器。

一款用于微型飞行器遥感光谱解混的低功耗高帧率超光谱图像处理器

45 nm CMOS SOI工艺下实现7-20 GHz超高线性度无源混频器

一种基于电容重构的模拟计算内存技术，用于统一加速计算

利用失配改进的双交替斜率数字时间转换器设计

一篇关于全行列并行MRAM内存计算宏的IEEE JSSC论文

高效12.1V双路径串联电容器转换器设计

本文提出了一种Ka波段类Doherty非负载调制功率放大器。

提出一种低抖动、宽频率范围的D波段频率合成器，采用子采样技术。

一种采用偏置可调混频器的高效低功耗宽带接收器，具有优异的阻塞容忍能力。

一种多核串联谐振CMOS振荡器设计

该论文提出了一种采用两点注入技术的极性相位跟踪接收器。

一款基于28纳米CMOS工艺的实时语音增强处理器，专为助听器设计。

一种采用双载波变压器耦合的无源混频器优先接收器设计

一款由单锂离子电池供电的降压转换器，在10A以上电流下实现90%的效率。

提出一种三电平Buck-Boost混合转换器，所有开关管仅承受一半输入电压应力。

提出一种基于eDRAM的自旋交互连续时间Ising机，具有高容错性。

一种具有任意路径溢出消除功能的E波段FMCW雷达接收器

集成四核VCO的倍频调谐范围频率发生器设计

一篇关于采用谐振频率偏移和闭环技术的RF MEMS传感器驱动读出SoC的IEEE JSSC期刊论文。

对分数频率合成器设计与分析的修正

设计一款紧凑、高效且高功率的Q/V波段SiGe HBT Cascode功率放大器

设计一款用于医疗频段的紧凑型低功耗24GHz以下收发器

集成相控阵的双极化动态对准技术研究

一篇关于可扩展且节能的自组织映射处理器在物联网中应用的JSSC论文

该论文为IEEE JSSC期刊的目录，未提供具体研究内容。

一款具有像素内缩放直方图TDC和自参考功能的100x80 Flash LiDAR传感器

一种用于生物医学的CMOS三维交流磁传感器，具有148W功耗和10Trms噪声。

一篇关于采用宽带Gmax核心的150 GHz单端转差分LNA的IEEE JSSC论文

一篇关于65nm工艺下16kB GC eDRAM宏的论文，重点介绍内部偏置电压生成技术。

一款具有3秒行时间单斜率ADC的1920x1080阵列2D/3D图像传感器

一款用于高速通信的26Gb/s 140GHz OOK CMOS收发器芯片组

一种用于Flash LiDAR的35微米像素间距的31瓦模拟辅助缩放直方图时间数字转换器

一款工作在48-56 GHz频段、具有1 dBm HB1dB的八路径滤波接收器

提出一种65nm工艺下的实时机器学习主动电源管理技术。

提出一种具有闭环电容的936 dB SNDR全动态连续时间离散时间噪声整形SAR ADC

一款支持34V电池输入的混合降压-升压转换器，具有持续降低导通损耗的特性

基于级联分数分频器和伪差分的无DPD抖动DPLL设计

D波段20波束MIMO发射机阵列，采用四元件联合结构设计

一种用于摩擦电能量收集的全集成静电电荷增强整流器

提出一种高电流效率的数字辅助模拟LDO，支持双偏置模式。

一种采用反向凹度可变斜率技术的低抖动分数N数字锁相环

一种实现15Gb/s数据速率的低压高效TSV I/O电路，采用QEC技术。

一种采用高压SOI ASIC的小型多核NMR MRI平台

一种基于多路径电感优先和接地开关电容混合的DC-DC转换器设计

一种基于混叠中频接收机的可编程滤波与频率转换技术

一种改进的无单相竞争和冗余转换的触发器设计

一种在28nm FD SOI工艺下实现低于400nW功耗的实时事件驱动频谱图提取单元

一种采用PI补偿器的时域电流模式降压转换器设计

一种用于蝙蝠的幅度可编程能量回收高压谐振脉冲器

该论文提出了一种在174-232 GHz频段内利用谐波辅助提升功率和效率的方法。

基于双输入堆叠反相器的单端DRAM感测放大器设计

一种高线性度、能量高效的智能视觉SoC，采用事件驱动架构

本文介绍了一种基于22nm CMOS FDSOI工艺的D波段有源辐射器芯片设计。

探讨如何通过理解Rooflines模型持续提升机器学习加速器性能

一款支持多种后量子密码算法的44J/694kOPS敏捷处理器

提出一种无电池、无振荡器的WiFi反向散射发射器，实现低功耗通信。

无摘要提供，无法生成概要。

一篇关于16纳米工艺下定制多核RISC-V SoC用于离散采样工作负载的IEEE JSSC论文。

28纳米工艺下104皮焦耳SOP异步混合神经网络嗅觉处理芯片

一种面积仅为0.000175mm²、功耗962W/通道的直接数字化前端设计

一种基于无电池反向散射技术的5G能量收集器，具有高灵敏度和紧凑尺寸

一款支持112Gb/s PAM4信号的重定时收发器，采用抖动滤波时钟方案。

一篇关于高动态范围音频CTDSM设计的IEEE JSSC论文

一款采用谐波电流选择性调控技术的228-260 GHz压控振荡器，用于优化相位噪声性能。

提出一种272 fJ/转换步的13位SAR ADC，具有宽共模互补结构。

一款支持2.112 Gb/s单端串扰消除的收发器，具有31 dB损耗补偿能力

一款采用连续时间SAR辅助技术的低功耗高精度流水线SAR ADC

一种每通道376W的漂移容忍易位记录前端，具有事件检测功能

设计高通道密度下抗噪声干扰的紧凑型LNA阵列

一款6 GHz连续时间带通ADC，具备背景滤波器校准功能，性能达100。

一种高效率双输出开关模式调节整流器设计

基于电荷导向采样的电荷域分数N ADPLL设计

一篇关于180 GHz堆叠FET振荡器的IEEE JSSC论文，输出功率达11 dBm

一种采用二阶噪声整形SAR ADC相位检测器的数字采样PLL

一篇关于高效电流模式刺激器的IEEE JSSC论文

该论文提出了一种利用集成晶体波形实现低噪声数字到时间转换器的新方法。

一篇关于低噪声分数N数字PLL的IEEE JSSC论文

提出一种基于ORBGRAND的通用软检测解码器，能耗低于0.8 pJ/bit。

一篇关于采用22nm FD SOI工艺设计的5G基站Sub 6 GHz宽带收发器前端的研究论文。

该论文提出了一种电感负载同时噪声和输入匹配技术

一种具有双路径的10位26GS/s动态流水线ADC，具有内在PVT鲁棒性

一种用于高输出和功率的多核功率振荡器的G类阻抗调制技术

设计并实现了一款45纳米工艺下的D波段双向共栅放大器

通过基于eDRAM的设计实现高效能同态加密评估。

高效能单片集成256 Gb/s光发射器，采用金材料优化性能

65nm CMOS工艺中采用肖特基光电二极管实现全集成光注入锁定技术

一款16nm数字内存计算SoC，专为边缘CNN应用设计。

基于物理启发的松弛振荡器LDPC解码器设计

一种低功耗高性能的22纳米SRAM设计

一种具有可调近似搜索功能的128 kbit内容可寻址存储器

22nm工艺下实现近零均值输出的Delta Sigma计算内存SRAM宏

一款具有22ps飞行时间分辨率的频域fNIRS读出集成电路

一款具有26G输入阻抗和112dB动态范围的两步直接转换前端设计

一款28纳米工艺的软件定义加速器芯片，具备电路流水线缩放功能。

一款2.24 Gb/s单端收发器，采用基于CRO的独立信道编码器。

一款支持4-32 Gb/s速率、18 pJ/bit能效的协作波特率时钟数据恢复电路

一款具有增强IQ隔离和100 GHz性能的可重构正交接收器

一种采用基于模式的相位检测器的52Gb/s低功耗PAM4波特率CDR

用于BLDC电机控制的782dB动态范围分流电流传感器

一篇关于峰值效率为944的耦合电感混合升压转换器的IEEE JSSC期刊论文

一款具有947 dB动态范围的全被动开关电容低通滤波器

一篇关于双向USB电源传输电压调节电缆的IEEE JSSC期刊论文

一款面向未来无线通信的120 Gb/s CMOS RF 64QAM F波段发射器

一款紧凑型90-180 GHz功率放大器，采用新型自屏蔽负载技术，输出功率达15-18 dBm。

基于谐波混频器的分数N锁相环采用电压域前馈技术

一篇关于基于时间放大的79 ps分辨率TDC的IEEE JSSC论文

提出一种非均匀采样寿命估计技术，用于发光氧测量。

40nm低温CMOS工艺下实现量子控制器IC，支持DRAG生成，适用于可扩展超导量子系统。

一种具有补偿CEPE控制的单输入射频能量收集接口

一种六相谐波抑制数字发射机设计

一款支持24 GHz LO同步的W波段收发芯片组，实现完全可扩展性

一款800 MHz、817 TOPS/W、0.63 TOPS/mm²的CNN加速器，注重内存利用率优化。

一篇关于8位207 TOPS/W多级单元ReRAM宏的IEEE JSSC期刊论文，采用ADC辅助位串行技术。

一种用于高精度AI应用的高能效POSIT存内计算宏

设计并分析了一种基于CMOS工艺的E波段频率四倍器，采用变压器基础结构

提出一种静态无竞争的23晶体管触发器，仅需三个时钟负载晶体管。

基于紧凑PNP BJT的温度传感器和亚1V带隙基准源设计

该论文是对2000卷3D超声探头与单片集成技术的修正。

基于PWM的阻抗增强技术，采用自主背景校准方法

一篇关于10 GSymbols s Supply Modulated APSKC SiGe HBT Transmitter RF Front End的IEEE JSSC期刊论文

基于InP HEMT技术的300 GHz频段160 Gb/s差分前端设计，具有高LO泄漏抑制能力

采用RFSOI CMOS技术设计的39-44 GHz相控阵发射机电路

一种面积0.0028mm²、频率32MHz、误差900ppm的RC频率基准设计

一种具有自维持动态特性的10V耐受双模式神经刺激系统

一篇关于121 GHz超宽带低噪声放大器的IEEE JSSC期刊论文，采用G辅助反馈噪声抑制技术。

一款具有24 GHz带宽、597 dB范围和0.39 dB误差的线性VGA，适用于40°C至110°C温度范围。

一篇关于高效能混合转换器的IEEE JSSC论文

一款2739 GHz VSWR弹性紧凑型真功率和增益传感器，内置灵敏度增强功能。

一款功耗279mW、支持802.15.4z标准的1T2R收发器，采用FIR嵌入式正交混合相关技术

一款用于自主移动机器人的28纳米142毫瓦运动控制SoC

40纳米工艺下实现64Gb/s多用户MIMO OTFS检测器，功耗131mW

设计集成功率放大器和天线的IR UWB发射器

一篇关于678 MHz无线能量与数据传输系统的IEEE JSSC论文

一款低功耗、高稳定性的CMOS电压基准源，工作电压低至4t。

一种高效宽负载范围的混合SSHI整流器

一种采用高阶电容反馈的电容堆叠混频器优先接收器设计

支持单次浮点神经网络推理的内存计算引擎

一种双电感四路径混合降压转换器，降低电感铜损

一种用于快速瞬态和宽电压范围应用的混合降压或升压转换器

该论文提出了一种基于光伏技术的动态视觉传感器。

一种具有PVT补偿恒定电流的亚纳秒脉冲VCSEL驱动器

基于TTD的被动主动信号组合器实现快速精确定位

一种采用模拟曲线辅助和单周期充电技术的快速瞬态降压转换器

高频参考分数N分频锁相环架构的设计考虑

设计并分析了一款适用于5G NR FR2频段的226至739 GHz低噪声放大器

该论文提出了一种用于机器学习应用的数字内存计算架构，支持输入和模式切换。

本文提出了一种使用并发双频振荡器的漂移补偿磁性生物传感器。

毫米级无线神经接口设备NeuroFlare，支持多通道神经信号同步处理

VISTA是一种针对视频和图像时空处理的存储器高效CNN处理器。

一款200GHz可调制收发器芯片组，用于MIMO雷达，具有高隔离度和宽带性能。

一种带片上校准的2×时间交织14位4GS/s DAC，通过两步校准提升SFDR性能。

一种具有384个独立温控反应位点的芯片平台，用于生物化学应用。

一种耐受130VPP共模干扰的双电极生物电位放大器

首款无需校准或动态元件匹配的多位ΔΣ调制器，SFDR超过110 dBc。

本文提出了一种56Gb/s PAM-4 VCSEL发射器，采用分段补偿方案解决VCSEL的非理想特性。

一款594微米像素间距、252百万像素、120帧/秒全帧全局快门CMOS图像传感器

本文提出了一种谐波回收CMOS四倍频器，实现高效率、宽带宽和大输出功率。

一款采用22nm FD-SOI工艺的49-63 GHz双PLL锁相步进啁啾FMCW雷达收发器

提出一种无斩波单修调带隙基准电路，采用PTAT偏移放大器提高精度。

提出一种具有自适应频率滤波的低杂散低抖动分数输出分频器，支持DTC增益和INL背景校准。

一种基于CMOS微流控技术的无线生物分析器，用于即时诊断。

一款1024通道超低功耗尖峰排序芯片，采用事件驱动检测和空间聚类技术，适用于大规模神经记录。

一款用于5G局域基站应用的亚7GHz线性接收器，具有高线性度和低噪声。

一种采用TDMA和IIR-RLS自适应滤波器的神经记录SoC，实现834dB刺激伪迹抑制。

一种用于医疗植入物的无线能量与数据传输系统，通过频率分裂增强技术实现高效能量传输与高速数据通信。

一款超低功耗全集成语音理解SoC，具备75dB动态范围和92.9%识别准确率

一款86.71875GHz RF收发器，采用CDR辅助载波同步技术，实现57.8125Gb/s PAM-4数据传输。

一种基于粘性插件的可重构多传感器贴片接口，集成片上量化时域特征提取，用于生理和环境监测。

提出基于IGZO TFT的6T1C突触结构模拟神经形态芯片训练系统，实现高效多比特状态存储。

提出一种面积和功耗优化的源驱动IC，支持UHD AMOLED面板的实时像素补偿。

提出一种自适应16方案间接飞行时间传感器，有效抑制背景光并降低噪声。

本文提出了一种用于可穿戴光声成像设备的压缩感知接收器，通过硬件嵌入压缩感知技术显著降低数据量。

Daedalus：一种受物理启发的混合信号优化引擎，用于加速解决NP完全组合优化问题。

提出一种Ka波段阻抗不变可变增益移相器，实现高精度相位和幅度控制。

提出一种全模拟、无乘法器的射频相关器，用于高能效雷达应用。

2025年IEEE ISSCC会议精选论文特辑，聚焦硅引擎驱动的AI革命。

首款超高密度SRAM/ROM混合存内计算架构，提升Transformer模型能效。

NeRF-Navi是一款高效节能的3D路径规划处理器，通过创新设计降低能耗并保持高精度。

IEEE JSSC期刊宣布Vito Giannini博士担任新副编辑，专长RF和毫米波IC设计。

IEEE固态电路期刊的编辑和委员会成员信息

本文介绍了一种用于MIMO雷达应用的200GHz可调制收发芯片组，具有高隔离度和宽带性能。

一种带片上校准的2×时间交织14位4GS/s DAC，通过两步校准提升SFDR至61dB。

一种具有384个独立温控反应位点的芯片平台，用于生物化学应用，实现高精度温度控制。

一种针对两电极系统的生物电位放大器，能耐受130Vpp共模干扰并仅消耗46µW。

首款无需校准或动态元件匹配的13级DAC ΔΣ调制器，SFDR超过110 dBc。

本文提出了一种用于VCSEL的四电平脉冲幅度调制发射机，采用分段补偿方案解决非线性问题。

一款5.94微米像素间距、2520万像素、120帧/秒全帧全局快门CMOS图像传感器，采用像素并行ADC技术。

本文提出了一种谐波回收频率四倍器，实现了高效率、宽带宽和大输出功率。

一款采用22nm FD-SOI工艺的49-63 GHz双PLL锁相步进调频连续波雷达收发器

提出一种无需斩波且单次修调的带隙基准电路，利用PTAT偏移放大器提高精度。

提出一种具有自适应频率滤波的低杂散低抖动分数输出分频器，用于DTC增益和INL背景校准。

基于近场电感耦合的无线CMOS微流控生物分析器，用于即时诊断

一款1024通道超低功耗尖峰排序芯片，用于大规模神经记录。

一款用于5G局域基站应用的亚7GHz线性接收器，具有高线性度和低噪声系数。

一款采用IIR-RLS自适应滤波器的TDMA神经记录SoC，实现83.4 dB刺激伪迹抑制

提出一种基于频率分裂增强的无线能量与数据传输系统，用于医疗植入设备，实现高效能量传输与高速数据通信。

一款超低功耗全集成语音理解SoC，具备75dB动态范围和92.9%识别准确率

一款86.71875GHz RF收发器IC，采用CDR辅助载波同步技术，实现57.8125Gb/s PAM-4数据传输。

一种基于粘性插层的可重构多传感器贴片接口，集成了片上量化时域特征提取功能。

提出基于IGZO TFT的6T1C突触结构，实现模拟神经形态芯片上的训练系统。

提出一种面积和功耗优化的源驱动IC，支持实时像素补偿和可变刷新率。

提出一种自适应16方案间接飞行时间传感器，有效抑制背景光并降低噪声。

本文提出了一种用于可穿戴光声成像设备的压缩感知接收器，通过硬件嵌入压缩感知技术显著降低数据量。

Daedalus：一种基于物理启发的混合信号优化引擎，用于高效解决3-SAT问题。

提出一种Ka波段阻抗不变可变增益移相器，实现高精度相位和幅度控制。

提出一种全模拟、无乘法器的射频相关器，用于高能效雷达应用。

2025年IEEE ISSCC会议精选论文特辑，聚焦AI革命中的硅引擎技术。

首次提出超高密度SRAM/ROM混合存内计算架构，用于变压器模型的多位乘累加运算。

NeRF-Navi是一款高效节能的3D路径规划处理器，通过创新设计降低能耗并保持高精度。

IEEE JSSC期刊宣布Vito Giannini博士担任新副编辑，专长RF和毫米波IC设计。

IEEE固态电路期刊的编辑和委员会成员信息

一款128-GS/s时间交织子采样ADC前端，支持38GHz输入带宽，用于Ka波段卫星通信。

一种14位能效带宽/功率可调的连续时间ΔΣ调制器，适用于物联网传感器接口。

提出一种基于开关电容的非隔离AC-DC转换器，适用于物联网和智能家居设备。

一种46GHz低抖动PLL-XO协同设计，采用脉冲注入XO驱动技术

本文介绍了一种72-GS/s 9位时间交错流水线-SAR ADC，在20GHz输入下实现55dB SFDR。

本文提出了一种77GHz混合TDM-MIMO相控阵雷达，采用55nm CMOS工艺，实现了186米探测范围和3厘米角分辨率。

提出一种双向双路径升压-降压混合转换器，用于人形机器人高压电力传输系统，减少电缆电流和重量。

一种基于VCO的非均匀多级时间近似滤波器毫米波接收器，具有高阻塞容忍度。

提出一种无需校准的流水线-SAR ADC，采用跨级增益失配误差整形技术

提出了一种超低功耗、紧凑的32kHz晶体振荡器，适用于实时时钟应用。

一种用于浮动目标位移测量的高性能连续时间电容数字转换器

一款低温CMOS 800MS/s 7位电荷注入SAR ADC，输入电容仅4fF。

D波段120GHz 4×4可重构反射中继阵列，支持非视距通信。

双输入双向三电平电池充电器，支持无线电力共享和高效充电。

提出一种嵌入式滤波器的流水线SAR ADC架构，具有高效率和宽带宽特性。

提出一种基于MMD量化误差消除的级联分数-N锁相环，有效抑制量化噪声和带内分数杂散。

提出一种基于开关无类G-多尔蒂连续理论的超宽带高效功率放大器设计

提出一种新型混合双向转换器，实现始终半电感电流，提升USB至双电池双向功率传输效率。

本文提出一种采用双面电压提升调制的数字输入D类音频放大器，具有高动态范围和低电磁干扰。

提出一种采用量化误差补偿技术的低抖动分数-N数字锁相环

提出一种采用自适应共模谐振调谐技术的低噪声数字PLL，优化相位噪声性能。

一种采用多相次谐波开关技术的毫米波直接数字发射机，实现高效率和宽信号带宽。

一种180MHz低EMI隔离转换器，采用PG缩放的D类功率放大器，有效消除偶极子辐射并防止直通电流。

提出一种基于符号功率追踪的电源调制器与28GHz CMOS PA集成方案，提升5G NR FR2频段能效。

提出一种无电感、无电容的压电-电磁混合能量收集平台，实现全集成系统。

一种无需校准的3合1多模式被动开关电容放大器，具有自动增益控制和对数增益功能。

提出一种采用谐振开关电容调节器的两级转换器，提升数据中心电源效率和功率密度。

提出一种基于Delta-Sigma调制器的无CORDIC数字极坐标发射机架构，提升功率效率和线性度。

设计了一种G波段瓦特级氮化镓功率放大器，采用多频段大信号阻抗校正技术

论文更正了异步SAR ADC中ENOB和FoMw的计算方法，采用SNDR公式以确保一致性。

2025年IEEE ISSCC会议精选文章展示固态电路与SoC创新。

Kaiyuan Yang博士成为IEEE JSSC期刊新副编辑，专注于低功耗集成电路和生物电子植入物设计。

介绍了一种小型单链路多域输出隔离DC-DC转换器设计，通过被动磁通共享实现自动能量分配。

IEEE JSSC期刊论文的编辑和委员会成员信息