2017

本文以TSMC高层视角，总结了从PC到移动计算再到普适计算的行业变化，提出了面向未来智能芯片的智能设计范式，以应对移动、VR/AR等新兴应用对能效和集成度的挑战。

这篇论文探讨了CMOS缩放技术接近终点对集成电路行业的影响，分析了技术极限带来的挑战以及未来可能的发展方向。

该论文介绍了高通量DNA测序技术的发展历程，从Sanger测序到454生命科学的大规模并行测序，推动了基因组学在研究和医学中的应用。

本文是一篇特邀报告，概述了量子计算的基本原理及其对电路与系统设计带来的新挑战。重点讨论了量子比特的脆弱性以及如何通过电路设计来应对环境噪声和退相干问题。

该论文提出了一种全集成3:1开关电容DC-DC转换器，采用28nm CMOS工艺，实现了1.1W/mm²的功率密度和82%的效率。解决了片上电源传输网络损耗大的问题，通过高电压转换比减少电流消耗。

该论文提出了一种数字控制的混合开关电容转换器，用于双向平衡和阻抗管理，实现了94.8%的峰值效率，旨在解决电化学储能系统中效率低、成本敏感的问题。

本文提出一种混合Dickson开关电容DC-DC转换器，可直接连接锂电池，实现从3-4.2V到0.3-0.5V的大降压比转换。该转换器峰值效率达94.2%，输出电流1.53A，解决了便携设备中高效紧凑电源转换的难题。

本文提出了一种混合电感型飞电容辅助的升降压DC-DC转换器，解决了锂离子电池电压范围（2.7V-4.2V）下需要同时提供升压和降压功能的问题，实现了96.56%的高效率。

该论文提出一种三电平单电感三输出（SITO）转换器，采用可调飞电容技术，旨在降低输出纹波。它针对28nm以下工艺中高输入电压应用，通过堆叠MOSFET结构实现低纹波和三个独立输出。

该论文提出了一种30MHz混合型降压转换器，通过混合控制架构和快速瞬态响应技术，在1.25A/2ns负载瞬态下实现了36mV的电压跌落和125ns的1%建立时间，解决了现代SoC对快速负载瞬态响应的需求。

该论文提出了一种25MHz 4相SAW迟滞DC-DC转换器，通过1周期自适应功率控制（APC）实现了190ns的4A负载瞬态建立时间，解决了现代应用处理器对高电流摆率（1A/ns）的需求以及多相转换器在轻载下的功率损耗问题。

该论文实现了一款采用64字线层BiCS技术的512Gb 3b/cell闪存，解决了大容量高密度非易失性存储的需求，提升了存储密度和容量。

该论文提出了一种用于毫米级高温传感器节点的1Mb嵌入式NOR闪存，实现了39μW的超低编程功耗。该设计解决了在极端环境（如油井勘探）下传感器节点对紧凑、非易失、低功耗数据存储的需求。

该论文提出了一种在10nm工艺下实现的32Kb低压逻辑兼容反熔丝一次性可编程存储器，采用NMOS作为反熔丝元件和选择晶体管，并利用防篡改传感方案来提高安全性。该设计解决了先进工艺中逻辑兼容OTP的需求，适用于SRAM修复和安全信息存储。

本文提出了一款512Gb、3b/cell（TLC）的64层堆叠字线3D V-NAND闪存芯片，通过垂直堆叠技术大幅提升了存储密度和容量，解决了传统平面NAND闪存面临的缩放极限问题。

本文针对7nm FinFET工艺下随机Vt变化和布线电阻电容增加导致的SRAM写操作难度问题，提出了一种写辅助电路以降低最小工作电压（Vmin）。通过采用高k金属栅极FinFET技术，实现了256Mb SRAM的低Vmin应用，适用于电池供电移动设备。

该论文提出了一款采用极紫外（EUV）光刻技术制造的7nm FinFET SRAM宏单元，并针对外围电路修复进行了分析。通过使用EUV减少光刻步骤数量，提升了工艺效率。

本文提出了一种用于移动应用的10nm SRAM架构，通过动态时钟发生器直接触发内部时钟，仅需一个门延迟，并消除了电平转换需求，从而在低电压下实现低功耗和高性能。

本文提出了一种采用两阶段预充电匹配线感测和电源网格预条件技术的TCAM设计，实现了Gsearch/s的搜索速度和2Mb/mm²的密度，同时降低了Ldi/dt电源噪声。解决了传统TCAM在高速搜索时面临的功耗和噪声问题。

本文提出了一款完全集成的多模时分双工发射前端模块（TXM），支持GSM/EDGE/TD-SCDMA/TD-LTE多频段应用。该模块采用Class-F CMOS功率放大器，集成了PA、滤波器和开关，有效减小了射频占用面积，解决了4G多模多频段蜂窝射频前端复杂度高的问题。

该论文提出了一种工作在2.2GHz、输出功率超过1W的开关电容数字功率放大器，通过宽带宽混合域多抽头FIR滤波技术有效抑制带外噪声，解决了数字发射机中带外发射问题。

本文提出了一种无SAW滤波器的可重构多模发射机，采用电压模式谐波抑制混频器，在14nm FinFET CMOS工艺中实现，解决了多模蜂窝RFIC中高线性度与低噪声之间的权衡问题，降低了物料成本。

该论文提出了一款在28nm CMOS工艺中实现的全数字射频发射机，具有可编程的接收频带噪声整形功能。通过片上RF balun组合I/Q路径输出，匹配50Ω负载，适用于蜂窝低频段。

该论文提出了一种0.35至2.6GHz的多电平outphasing发射机，采用数字插值相位调制器，实现了高达400MHz的瞬时带宽，解决了宽带无线基站发射机对频率范围和可重构性的严格要求。

该论文设计了一款用于2.4GHz WLAN的数字极性发射机，其核心创新在于提出了一种采用数字综合流程实现的数字-时间转换器（DTC）。该发射机基于14nm Tri-gate/FinFET工艺，解决了传统模拟DTC在先进工艺下设计复杂度高、可移植性差的问题。

该论文提出了一种面向802.11g应用的0.23mm²数字功率放大器（DPA），采用混合时间/幅度控制技术，在22.5dBm输出功率下实现28%的功率附加效率（PAE）。主要解决了传统DPA在高数据速率系统中因高峰均比导致的回退效率低的问题。

本文提出了一种工作于2-4.3GHz的宽带数字功率放大器（DPA），通过内置的AM-PM失真自补偿技术，解决了数字功率单元操作引起的严重AM-PM失真问题，实现了24dBm输出功率和高线性度。

该论文提出了一款在28nm CMOS工艺中实现的1.1V供电、28.6dBm峰值输出功率的全集成数字功率放大器，解决了移动和无线应用中高功率输出与低电压、高集成度之间的矛盾。

该论文介绍了一款基于28nm FD-SOI工艺的深度卷积神经网络SoC，用于智能嵌入式系统，实现了2.9TOPS/W的高能效。解决了在嵌入式平台上高效运行DCNN的功耗和性能瓶颈问题。

该论文提出了一款名为DNPU的可重构CNN-RNN处理器，通过统一架构同时高效支持卷积神经网络和循环神经网络，解决了不同网络计算需求差异大的问题，实现了8.1TOPS/W的高能效。

该论文提出了一款28nm SoC，集成了一个1.2GHz的稀疏深度神经网络引擎，通过Razor动态时序误差跟踪和弹性技术，实现了在>0.1时序错误率下仍能正常工作，显著降低电压裕度，能效达到568nJ/预测。解决了IoT设备中ML工作负载的能效和鲁棒性问题。

该论文提出了一种可扩展的语音识别器，采用深度神经网络声学模型和语音激活电源门控技术，优先考虑语音活动检测（VAD）的准确性以减少误唤醒。通过集成三种VAD算法（能量、谐波、调制频率），在保证低功耗的同时提升了系统可靠性。

本文提出ENVISION处理器，通过次字并行和动态电压精度频率可扩展技术，实现了0.26至10TOPS/W的宽能效范围，解决了CNN推理中能效与灵活性的权衡问题。

提出了一款0.62mW超低功耗卷积神经网络人脸识别处理器，集成了CMOS图像传感器和持续运行的Haar特征检测，用于可穿戴设备的人脸识别和用户认证，解决了功耗与识别准确率的矛盾。

本文提出了一款功耗仅288μW的可编程深度学习处理器，集成了270KB片上权重存储，采用非均匀存储层次结构降低能耗，适用于移动物联网边缘智能。

该论文提出了一种全集成数据处理器，用于下一代测序（NGS）中的DNA映射加速。通过专用硬件设计实现Suffix Array排序和向后搜索，在135mW低功耗下完成高通量DNA数据分析，解决了传统软件处理时间过长的问题。

本文提出一种基于频率跳变ZnO薄膜晶体管振荡器阵列的大面积传感器采集系统，通过减少大面积电子（LAE）与硅CMOS之间的接口数量，实现了大规模压力传感器的高效读取。该系统克服了传统有源矩阵仅能平方根减少接口的限制，显著提升了传感器集成密度。

本文提出了一种基于金属氧化物柔性工艺的NFC条形码标签，完全符合ISO14443-A标准，并通过直接时钟分频电路从13.56MHz载波获取时钟，实现了7.5mW的低功耗和128位存储，解决了柔性RFID标签与标准NFC读卡器兼容的挑战。

本文报道了一种在柔性聚酰亚胺衬底上使用非晶铟镓锌氧化物(a-IGZO)薄膜晶体管实现的异步Delta-Sigma调制器(ADSM)。该调制器在300Hz带宽和3.4kHz采样率下，实现了43dB的信噪比(SNR)和40dB的信噪失真比(SNDR)，展示了氧化物半导体在柔性电子产品中的应用潜力。

本文实现了一个1024单元的可扩展光学相控阵，采用0.18µm SOI CMOS工艺，用于激光雷达（Lidar）系统中的光学波束控制。该设计解决了传统机械式激光雷达体积大、成本高、易出故障的问题，提供了一种低成本、高可靠性的固态光束扫描方案。

本文针对可扩展量子计算的需求，提出了低温CMOS（Cryo-CMOS）电路与系统设计方案。通过将CMOS电路与量子比特在低温环境下集成，解决了量子计算系统在可扩展性和功耗方面的关键挑战。

该论文提出了一种30-80MHz同时双模式外差振荡器，面向NEMS阵列重力传感应用。通过同时跟踪多个NEMS谐振器的频率偏移，解决了大规模并行传感读出电路的限制问题。

该论文提出了一种异质集成的CMOS-石墨烯传感器阵列，用于多巴胺检测。它解决了现有碳微纤维电极体积大、空间分辨率低的问题，实现了高空间分辨率的实时监测。

本文提出一种基于4F2交叉点多层金属纳米点结构的永久数字存档系统，利用金属纳米点的存在与否存储数据，实现超过1000年的数据保持能力。通过检测互电容变化读取数据，并采用0/1位平衡编码增强长期可靠性，在0.18μm CMOS原型中验证了加速老化后的功能，28nm CMOS下6层存储堆栈可实现0.4Tb/inch²的容量。

该论文提出了一种利用65nm CMOS工艺中工艺敏感的子波长光子晶体实现的集成光学物理不可克隆函数（PUF），通过放大制造过程中的不可控工艺变化来生成唯一芯片标识，用于可靠加密和防伪。这是首次在标准CMOS平台上集成光学PUF，解决了传统电子PUF易受环境干扰和建模攻击的问题。

本文提出了一种13位4GS/s的数字辅助动态三级异步流水线逐次逼近（SAR）ADC，解决了高速高精度ADC在功耗和线性度上的挑战。通过采用动态放大器和数字校准技术，在保持高采样率的同时实现了低功耗和高精度。

本文提出了一种9GS/s、1GHz带宽的过采样连续时间流水线ADC，通过连续时间环路滤波器替代离散时间前端，解决了传统开关电容前端带来的混叠、噪声折叠和高峰值驱动电流问题，实现了-161dBFS/Hz的噪声谱密度。

该论文提出了一款14位6.8GS/s的双模式RF DAC，采用16nm FinFET工艺，功耗330mW。它实现了在5.2GHz载波、20MHz信道下-70.8dBc的ACPR，解决了直接RF合成中5-6GHz频段的高线性度与低功耗挑战。

该论文提出一种1-then-2b/cycle SAR ADC架构，通过后台校准技术解决多比特/周期结构中比较器失调和预充电延迟问题，实现了5mW低功耗和2.4GS/s高速采样。

该论文提出了一种8GS/s时间交织SAR ADC，通过未解决决策检测（URD）技术，利用XNOR门比较相邻比较器输出，若相同则产生URD标志并忽略后续决策，从而降低噪声并确保DAC建立时间。实现了-58dBFS的噪声和4GHz带宽，采用28nm工艺。

该论文提出了一种10位、DC至20GHz的多重归零（MRZ）数模转换器（DAC），通过采用MRZ技术有效抑制了毫米波频段内的动态时序和数据误差，实现了大于48dB的无杂散动态范围（SFDR）。该设计解决了传统NRZ和RZ DAC在高频时动态误差恶化的问题，并避免了交织DAC的幅度和时序误差。

该论文提出了一款12位10GS/s的交织流水线ADC，采用28nm CMOS工艺，实现了7.4GHz的输入模拟带宽，适用于软件定义无线电和宽带仪器等需要高动态范围的应用。

该论文提出了一种数字辅助CMOS WiFi 802.11ac/11ax前端模块，通过数字预失真和包络跟踪等技术，在20dBm输出功率下实现了12%的PA效率，解决了传统III-V或SiGe FEM成本高、效率低的问题。

该论文提出了一种工作在318-370GHz的驻波二维相控阵，采用0.13μm BiCMOS工艺实现。针对太赫兹频段晶体管功率受限和变容管品质因数低的问题，利用谐波振荡器设计实现了宽频率覆盖和波束扫描功能。

提出一种基于时空电导调制的28GHz无磁非互易无源CMOS环形器，解决了硅基毫米波系统中低损耗共享天线接口的难题，实现了高线性度、隔离度和带宽。

该论文提出了一种60GHz片上线性辐射器，采用多馈天线技术实现单元素27.9dBm的饱和输出功率和33.1dBm的峰值等效全向辐射功率，旨在解决毫米波5G通信中高路径损耗和链路预算限制下的功率合成与线性度问题。

该论文提出了一种用于可穿戴和植入式设备的亚毫瓦级天线阻抗检测技术，通过电平衡实现单步片上可调匹配，以解决近场效应导致的性能下降问题。该技术实现了低功耗、快速的阻抗检测，从而延长电池寿命并提高系统鲁棒性。

本文提出了一种内在线性的宽带数字极性功率放大器（PA），通过非线性尺寸、过驱动电压控制和多相RF时钟技术，实现了AM-AM和AM-PM校正，解决了数字PA线性度与带宽的权衡问题。

该论文提出了一种基于双毫米波梳的快速节能分子传感方案，在65nm CMOS工艺中实现了220-320GHz的太赫兹光谱仪。解决了传统单音调谐方案在带宽和性能之间的权衡问题，并满足了绝对特异性所需的高分辨率。

该论文提出了一款封装的全波段连续波毫米波/太赫兹发射机（90-300GHz）和相干接收机（115-325GHz），用于高光谱成像。该设计采用CMOS工艺实现了极宽的频率覆盖和相干接收能力，解决了传统单频成像无法提供光谱信息的问题。

提出了一种紧凑型130GHz全封装点对点无线系统，采用3D打印的26dBi透镜天线，实现了12.5Gb/s的数据速率。该系统旨在满足严格的链路要求，利用空间自由度并抑制干扰，提供低成本、高增益和宽带宽的解决方案。

该论文设计了一种300GHz CMOS发射机，实现了105Gb/s的数据传输速率，解决了无线通信中高速率传输的难题，并利用了无线链路相比光纤的光速优势。

本文提出一个工作于1.7-2.2GHz的全双工收发系统，能够实现42MHz带宽内超过50dB的自干扰抑制。解决了全双工通信中强发射信号耦合到接收机导致干扰的难题。

该论文提出了一种高线性度、集成无磁环行器接收机，用于全双工无线通信，解决了共享天线接口中低损耗、低噪声、高TX-RX隔离和大TX功率处理的问题。通过非互易有源共享天线双工方案，实现了优于传统互易接口的性能。

该论文提出了一种用于X波段单天线FMCW雷达的单端口双工射频前端，在65nm CMOS工艺中实现。它解决了单天线系统中发射和接收信号的隔离问题，实现了全双工操作。

该论文提出了一种114GHz圆极化辐射单元，通过基频振荡器直接产生圆极化信号，避免了传统功率合成方法中的损耗和功耗问题。实现了14dBm EIRP、-99.3dBc/Hz@1MHz偏移的相位噪声，为毫米波/太赫兹成像和传感应用提供了高效低噪声的解决方案。

本文提出了一种用于5G收发器的29GHz注入锁定倍频器，通过级联GHz PLL实现超低相位噪声，并具有PVT鲁棒性。该倍频器在1kHz至100MHz带宽内集成相位噪声为-39dBc，功耗仅600μW，解决了毫米波频段低功耗、低噪声本振信号生成的挑战。

该论文提出了一款工作在50-66GHz的全数字分数N锁相环，采用65nm CMOS工艺，解决了毫米波合成器中数字PLL因DCO调谐分辨率有限和TDC相位数字化难题而难以应用的问题。通过新型架构设计，实现了220fs rms的低抖动性能。

该论文提出了一种基于环形振荡器的子采样锁相环，并采用时间域环路滤波器，实现了极小的芯片面积（0.0049mm²）和低抖动性能（抖动FOM为-236.2dB），解决了传统环形振荡器PLL面积大、相位噪声差的问题。

该论文提出一种鲁棒的分数N频率合成器架构，实现了0.25倍参考频率的环路带宽，同时将ΔΣ调制器在fREF/2处的噪声峰值降低62dB，解决了传统合成器带宽受限的问题。

该论文提出了一种用于能量收集应用的低压DCO，采用三线线圈（Trifilar-coil）结构并集成DC-DC转换器，在16nm FinFET CMOS工艺中工作电压仅为0.2V。通过优化三线圈的Q因子和金属层组合，实现了188dB FOM、1.3kHz分辨率和38MHz/V的频率推动性能，有效解决了低电压下频率稳定性和推频问题。

本文提出了一种适用于5G大规模MIMO系统的28/37/39GHz多频段线性Doherty功率放大器。通过多频段匹配和线性化技术，该PA在多个频段实现了高效率和良好线性度，解决了毫米波多频段通信中功率放大器效率和线性度折中的难题。

该论文提出了一款全集成可重构宽带包络跟踪SoC，用于高带宽WLAN应用，解决了现有ET系统带宽不足的问题。通过支持连续ET模式和固定电源模式之间的无缝切换，适应不同PAPR和发射功率的调制需求。

提出一种单电感双输出转换器，利用线性放大器驱动的交叉调节实现优先能量分配，解决了传统多输出转换器中交叉调节和效率问题。

本文提出了一种用于LTE 20MHz信号的包络整形跟踪系统，采用多环控制交流耦合架构，在2.4V电源下实现了23.9dBm输出功率、35.7%的功率附加效率（PAE）和-32.1dBc的相邻信道泄漏比（ACLR）。该系统有效解决了传统包络跟踪技术中线性PA效率低的问题，通过包络整形和多环控制提升了整体性能。

该论文设计了一种用于WCDMA/LTE应用的高效率多频段Class-F功率放大器，采用0.153μm Bulk CMOS工艺。为了在恶劣条件下保护功率放大器，论文还集成了实时电压应力监测(VSM)电路，通过跟踪峰值漏极电压来指示并防止过压应力。

本文提出一种采用电流钳位技术的SiGe BiCMOS E波段功率放大器，在18dBm输出功率下实现22%的峰值PAE，并在6dB回退时保持8.5%的PAE，解决了毫米波功率放大器回退效率低的问题。

本文提出了一种工作在28GHz的宽带功率放大器，采用40nm CMOS工艺，支持8×100MHz载波聚合，以满足5G通信对高数据速率和线性度的需求。通过创新的电路设计，解决了CMOS功率放大器在毫米波频段输出功率低和线性度差的问题。

该论文提出了一种Class-G电压模式Doherty功率放大器，结合了Class-G和Doherty技术以提高在高PAPR调制下的效率，并解决了模式转换导致的毛刺问题。实现了在6dB以上回退范围内的效率提升。

本文提出一种数字控制的全集成电压调节器，采用14nm工艺集成了带有平面磁芯的片上螺线管电感，解决了高效宽范围本地供电和快速瞬态响应的问题，适用于细粒度DVFS域。

本文提出了一种具有抗PVT变化技术的数字低压差稳压器（DLDO），用于动态电压缩放（DVS）和自适应电压缩放（AVS）应用。该技术旨在提高稳压器在不同工艺、电压和温度条件下的稳定性和性能，从而实现快速、低成本且节能的片上电源管理。

该论文提出了一种基于逐次逼近的数字低压差稳压器（DLDO），通过PD补偿和亚LSB占空比控制技术，实现了从100nA到2mA的宽负载电流范围，并达到15.1ns的快速瞬态响应，解决了传统模拟LDO在低输入电压下无法工作的问题。

该论文提出了一种无输出电容的模拟辅助数字低压差稳压器（LDO），采用三环控制架构，解决了传统数字LDO需要大输出电容且响应慢的问题，实现了快速瞬态响应和面积节省。

提出了一种双对称输出开关电容转换器，采用动态功率单元和频率比较机制，通过自动调整功率单元来最小化交叉调节，适用于多输出电源管理。

本文提出了一种基于事件驱动控制的数字低压差稳压器（LDO），实现了完全集成的100pF输出电容，在0.5V输入电压下提供1.44mA级别的负载电流。该设计通过事件驱动方案大幅降低了输出电容需求，避免了传统高频数字LDO的功率效率问题。

该论文提出了一种用于双耳助听器的ANSI S1.11 1/3倍频程滤波器组芯片，支持每耳双麦克风。通过采用电荷恢复逻辑设计，在约1MHz的低时钟频率下实现了13.8µW的超低功耗，解决了双耳多麦克风系统计算和功耗需求高的问题。

该论文提出了一种纳瓦级电路接口，用于与全细胞细菌传感器集成，以检测低水平生物发光。通过设计超低功耗读出电路，解决了传统检测硬件功耗高的问题，使能量收集成为可行方案。

该论文提出了一种用于3D肺通气监测的电气阻抗断层扫描(EIT) SoC及48通道集线器SoC，实现了1.4mΩ灵敏度和94dB动态范围，解决了3D EIT中布线复杂、噪声大及电极接触变化等设计挑战。

该论文提出了一种完全无线的亚立方毫米级眼压监测微系统，集成了供电线圈、遥测天线、压阻式MEMS压力传感器和180nm CMOS压力传感芯片，用于植入眼前房以实时监测眼压，解决传统眼压测量无法捕捉昼夜变化和体位依赖性的问题。

该论文提出了一种用于超声电手术刀的降阶滑模控制器，并辅以PLL鉴频器，解决了压电换能器在不同手术功能间切换时功率调节精度和响应速度的挑战。

本文提出了一种高度集成的压电致动器驱动器，能够在3-5V输入下产生100Vpp输出，功耗57.7mW，THD+N仅0.42%。解决了从低压电源高效产生低失真高压波形的问题，适用于触觉反馈、冷却风扇等应用。

该论文提出了一种仅消耗12nW功率的始终开启声学感知与物体识别微系统，通过频域特征提取和支持向量机（SVM）分类器实现低功耗智能声学检测，解决了超小型IoT设备在持续感知中的功耗瓶颈。

该论文提出了一种基于混合信号处理的线性变换空间滤波器，实现了8×8矩阵向量乘法，在65nm CMOS工艺中达到2pJ/MAC的能效，并具有84dB的干扰抑制能力。解决了传统模拟矩阵乘法器分辨率低、干扰抑制不足的问题，适用于源分离和定位等任务。

该论文提出了一种用于无线功率接收器的主动失谐方案，集成了公钥密码认证和动态功率分配功能。通过优化椭圆曲线标量乘法，采用Frobenius自同态、微编码和SIPO有限域乘法器，实现了11,471门电路的低功耗设计，在0.475V电压下完成一次标量乘法仅需0.77μJ能量。

该论文提出了一种自调谐的谐振感应链路发射驱动器，采用正交对称相位切换分数电容技术，旨在解决无线功率传输中发射端效率低和驱动电压高的问题，通过动态调谐实现高Q天线下的低电压驱动和高效能量传输。

该论文提出了一种无电感全集成翻转电容整流器(FCR)用于压电能量收集，解决了传统全桥整流器能量提取效率低的问题，实现了483%的功率提升，芯片面积仅为1.7mm²。

该论文提出一种自适应可重构的电压/电流模式功率管理方案，集成自调节机制，用于扩展距离的电感耦合无线功率传输。解决了传统电压模式整流器在负载变化和线圈错位时效率下降的问题，提高了传输距离和鲁棒性。

该论文提出了一种可重构的双向无线功率收发器，采用最大电流充电模式，实现了58.6%的电池到电池效率。解决了现有方案中充电电流小、面积和导通损耗大以及开关损耗额外的问题。

该论文提出了一种光伏能量采集器，采用辐照度感知的自动可重构最大功率点跟踪（MPPT）方案，在宽功率范围内实现了93%的功率效率和超过95%的MPPT效率，解决了传统MPPT方案在宽辐照度变化下效率低的问题。

该论文提出了一种全集成逆流能量储存器，用于超低功耗系统在峰值功率需求时高效供电。通过逆流能量管理技术，实现了70%的效率，解决了高内阻电池无法直接提供高脉冲电流的问题。

本文提出了一种对距离和负载变化具有免疫性的感应耦合无线能量传输系统，用于生物医学植入物。通过分析和设计，该系统能够在外部线圈与植入线圈距离变化、轴偏移以及负载电流大幅变化时，向植入物提供稳定的电压，从而消除了有损电压限制器和对准磁铁的需求。

该论文提出了一种用于可见光通信应用的无电感AC输入LED驱动器，实现了8Mb/s的数据传输速率和6.4%的低频纹波。解决了传统LED驱动器难以支持高速调制的问题。

本文提出了一款8Gb容量、每引脚12Gb/s速率的GDDR5X DRAM，旨在以低成本实现高带宽性能。该设计解决了GDDR5在高性能应用中的带宽瓶颈问题，通过优化接口和电路实现了更高的数据传输速率。

本文提出了一款5Gb/s/pin的8Gb LPDDR4X SDRAM，采用PowerIsolated LVSTL和Split-Die架构，并引入2-Die ZQ校准方案，以满足低功耗移动应用如可穿戴设备和智能手机的需求。

该论文提出了一款面向物联网应用的2Gb LPDDR4 SDRAM，实现了4.8Gb/s/pin的数据速率和低于100μA的自刷新电流。通过创新的低功耗电路设计，在保持高速性能的同时显著降低了待机功耗，满足了物联网设备对低功耗和高响应速度的需求。

这篇论文提出了一款用于可穿戴设备的极低待机功耗2Gb LPDDR4 SDRAM，实现了3.733Gb/s/pin的数据速率。通过创新的电路设计和工艺优化，显著降低了待机功耗，满足了可穿戴设备对低功耗和高带宽的需求。

本文提出了一款4Gb LPDDR2接口的STT-MRAM芯片，采用紧凑的9F2 1T1MTJ存储单元和分层位线架构，解决了高密度与高速读写之间的矛盾，实现了非易失性存储器的性能提升。

本文针对第二代LPDDR4X内存接口，提出了一种在0.6V低电压下实现4.266Gb/s/pin高速数据传输的接口设计。通过自动DQS清洗(AutoDQS Cleaning)和写VWM训练(Write-VWM Training)技术，解决了信号完整性问题和写入时序优化，实现了更低的功耗和更高的性能。

该论文提出了一种基于时间的接收器（time-based receiver），并集成了2抽头判决反馈均衡器（DFE），用于移动DRAM接口的低电压单端收发器。在0.8V 65nm CMOS工艺下，实现了12Gb/s/pin的数据率，解决了低供电电压下高速率接收的难题。

该论文提出了一种采用三电平C-PHY信令的收发器，用于后LPDDR4移动DRAM接口，在1V供电下实现15.6Gb/s数据速率和7.8mW功耗。解决了高速单端信令中SSN限制带宽以及差分信令引脚效率低的问题。

本文提出了一款8通道4.5Gb容量的DRAM，用于最后一级缓存，实现了180GB/s的高带宽和18ns的低行延迟。通过多通道架构和优化的电路设计，解决了多核CPU和GPU对内存性能的迫切需求。

该论文提出一种基于DCO的超低功耗、低电压相位跟踪接收机，采用直接解调和数据辅助载波跟踪技术，专为IoT应用设计。通过优化架构和电路，该接收机在0.85V电压下实现770pJ/b的能效，芯片面积仅0.3mm²，有效解决了物联网传感器网络电池更换/充电成本高的问题。

本文提出了一种0.1-3.1GHz的4元素MIMO接收机阵列，支持模拟/RF域任意空间滤波，解决了传统数字阵列因缺乏RF/模拟空间干扰抑制而面临的动态范围挑战，能够同时抑制多个不同功率的空间干扰信号。

该论文提出了一种高线性度CMOS接收机，通过结合隔离器和片上滤波技术，实现了无SAW滤波器的LTE无线电接收，解决了多频段SAW滤波器带来的复杂性问题。接收机达到了+44dBm IIP3和+13dBm B1dB，能够处理高达+10dBm的TX泄漏和-15dBm的带外阻塞信号。

提出了一种在28nm CMOS工艺下实现的0.18V超低电压蓝牙低功耗接收器，总功耗仅382μW，睡眠功耗低至1.33nW。该接收器可直接从能量收集器（如热电发电机）供电，避免了升压转换器的能量损耗，解决了超低电压下无线接收器的高能效运行问题。

该论文提出了一款功耗仅4.5nW、灵敏度达-69dBm的唤醒接收机（WuRX），适用于无人地面传感器和智能家居等事件驱动型应用。通过优化射频前端和包络检测架构，解决了传统WuRX功耗与带宽之间的权衡问题。

本文提出一种时间交织滤波-混叠接收机前端，利用采样积分-转储电路和周期性时变电阻实现等效FIR滤波，解决了传统N-path滤波匹配差和电荷域滤波噪声高的问题。该设计在小于4倍带宽的频偏处实现了超过70dB的阻塞抑制。

该论文提出了一种无分频器的分数N数字PLL，工作频率1.8-2.5GHz，功耗仅673μW，具有固有的频率捕获能力，解决了超低功耗IoT收发器中本地振荡器的高能耗问题。

该论文提出了一种用于蜂窝射频集成电路的14nm分数分频数字锁相环，实现了0.14psrms的抖动和-78dBc的分数杂散，解决了载波聚合和256QAM等高级LTE技术对低抖动、低杂散时钟的需求。

本文提出了一款面向IEEE802.11ay标准的60GHz CMOS收发机，支持128-QAM调制，并集成了本振馈通和I/Q不平衡校准技术。该收发机旨在利用60GHz频段9GHz带宽实现超高速无线通信，目标速率达到100Gb/s。

该论文提出了一种次谐波谐振隔离电容功率传输系统，用于为低功耗传感器模拟前端供电，解决了通过隔离电容高效传输功率的问题。系统实现了62mW输出功率和50.7%的峰值效率。

该论文提出了一种用于汽车应用的GaN DC-DC转换器，采用三斜率栅极驱动技术，在3-40V宽输入电压范围内实现10MHz开关频率，有效抑制了高频EMI噪声，并实现了40.5dBμV的杂散噪声压缩和79.3%的峰值效率。

该论文提出了一种用于GaN晶体管的1.3A栅极驱动器，通过全集成栅电荷缓冲电容器实现11nC的电荷传递。解决了GaN驱动中高电流、高速开关与电容集成难题。

该论文提出了一种基于谐振电感耦合的die-to-die双向链路，实现了500Mb/s的数据速率和200pJ/b的能效，同时提供24kV浪涌隔离和50kV/μs共模抑制，解决了传统电容/变压器耦合隔离器因隔离距离限制而难以兼顾高速与高隔离的问题。

本文针对22nm工艺的z13微处理器，采用系统级方法进行电源噪声抑制，包括设计抑制电路并与电源分配网络建模协同。解决了高性能处理器中电源噪声导致的性能下降和可靠性问题。

该论文提出了一种可重构时钟网络，通过在不同电压下调整时钟网络深度来缓解从亚阈值到标称电压范围内的随机时钟偏差，解决了传统时钟网络在宽电压范围内性能受限的问题。

该论文提出了一种基于开关电容的绝热时钟驱动器，能够在0.4V至1V的宽电压范围和1MHz至2GHz的宽频率范围内工作，实现了55.6%的时钟功耗降低，解决了传统谐振时钟方案在低于2GHz频率下难以集成电感的问题。

该论文介绍了POWER9处理器中用于电压降保护的适应性时钟策略，通过嵌入模拟电压降监视器（VDM）来指导数字锁相环（PLL）调整时钟频率，从而减少电压降事件所需的时序裕量。

本文提出了一种用于神经记录的斩波放大器，能够容忍高达80mVpp的差分模式和650mVpp的共模干扰，同时保持1.6GΩ的输入阻抗和2.8μW的低功耗，解决了闭环神经调控中刺激伪影导致前端饱和的问题。

该论文提出了一款25.2mW的EEG-NIRS多模态SoC，用于精准麻醉深度监测。通过结合脑电图和近红外光谱技术，弥补了传统仅基于EEG的BIS方法在信号失真和特殊药物响应方面的局限性。

该论文提出了一种全无线64通道闭环神经刺激器，每个通道面积仅0.013mm²，并集成了轨到轨直流偏移消除技术。解决了多区域神经疾病（如癫痫）监测与刺激中对高通道数、小面积和无线操作的需求。

该论文提出了一种用于磁共振成像（MRI）的双通道片上线圈CMOS接收机，实现了低于1dB的噪声系数。解决了传统MRI接收机中外部电缆和前置放大器带来的噪声和集成度问题，提高了信号检测灵敏度。

本文提出了一种像素间距匹配的超声接收器，用于3D光声成像，通过集成Delta-Sigma波束形成器在CMOS衬底上实现密集信号处理，解决了传统2D换能器阵列高通道数导致的电缆接口瓶颈问题。该设计实现了片上数据压缩，减少了数据输出量。

本文提出了一款单芯片3072通道2D阵列IC，集成了模拟接收和全数字发射波束形成器，用于3D超声成像。该芯片解决了传统超声系统中探头与主单元之间大量同轴电缆连接的问题，实现了高度集成化和小型化。

该论文提出了一种全封装、体积仅为30.5mm³的植入式设备，利用超声波同时实现双向数据传输和功率传输。解决了微型植入设备在深部组织中可靠工作、提供闭环治疗所需双向通信以及支持多植入物网络的问题。

该论文提出了一种在65nm CMOS工艺中完全集成的光学光谱仪，覆盖500至830nm波长范围，解决了传统光谱仪体积大、成本高、功耗高的问题，适用于物联网智能传感应用。

该论文提出了一种基于动态放大器实现的FIR-IIR滤波器的噪声整形SAR ADC，在5MHz带宽内实现了79.7dB SNDR，功耗仅0.46mW，解决了传统SAR ADC受限于比较器噪声以及ΔΣ调制器需要大体积运放的问题。

该论文提出了一种采用6位双噪声整形量化器的连续时间ΔΣ调制器，通过结合VCO基量化器和噪声整形积分量化器的优点，在11.4mW功耗下实现了80.4dB SNDR和15MHz带宽，解决了传统量化器在速度和线性度之间的折中问题。

该论文提出了一种基于VCO的连续时间ΔΣ调制器，采用分段相位域过剩环路延迟补偿（ELD补偿）技术，解决了传统直接注入补偿导致的过范围问题。在16nm CMOS工艺下实现了125MHz带宽和71.9dB SNDR的性能。

该论文提出了一种12位330MS/s的流水线逐次逼近型模数转换器，采用PVT稳定的动态放大器，实现了小于1dB的信噪失真比变化，解决了传统运算放大器在高速流水线ADC中功耗高的问题。

本文提出了一种10位1.5GS/s的流水线SAR ADC，采用背景第二级共模调节和偏移校准技术，解决了高速SAR ADC中比较器噪声限制SNDR的问题，并在14nm CMOS工艺中实现。

该论文提出了一种用于医疗、航空和高能物理应用的高分辨率低功耗辐射容忍ADC，采用两步分裂SAR结构。它解决了在辐射环境下实现高SNDR（78.5dB）、高速（75MS/s）和低功耗（24.9mW）的挑战，并具有亚稳态容忍能力。

本文提出一种0.7V供电、12位分辨率、160MS/s采样率的流水线-逐次逼近型模数转换器（Pipelined-SAR ADC），采用数字放大器技术替代传统MDAC中的高增益运算放大器，在28nm CMOS工艺下实现了12.8fJ/转换步进的能效，解决了深亚微米CMOS中高增益运算放大器设计困难的问题。

该论文提出了一种在14nm CMOS FinFET工艺中实现的64Gb/s NRZ光接收机数据通路，能效为1.4pJ/b，旨在满足高端服务器处理器间对高带宽密度光互连的需求。

该论文提出了一种用于100Gb/s相干网络的集成收发器，在20nm CMOS工艺中集成了4×64GS/s 8位ADC和DAC，解决了高速相干光通信中数据转换器与DSP集成的关键问题。

该论文提出了一种基于环形谐振器光学DAC的40Gb/s PAM-4发射机，采用未修改的45nm SOI CMOS工艺实现硅光子链路，解决了传统电光调制器功耗高、集成度低的问题。

该论文提出了一种用于非对称链路（如内存接口和显示驱动器）的16Gb/s线缆收发器，采用集成脉冲宽度调制（iPWM）实现相位域均衡，在发射端完成全部均衡，从而简化接收端设计。相比传统分段FFE，该方案降低了功耗和面积开销，实现了3.6pJ/b的能效。

本文提出了一种NRZ编织时钟信号（NRZ Braid Clock Signaling）与扩展跳变方案（Spread Transition Scheme），在四根平衡线上实现12Gb/s的数据传输，无需任何编码开销，达到100%数据有效载荷。该方案解决了传统时钟恢复方案因开销导致带宽降低的问题，同时降低了EMI和时钟数据通道间的偏移。

该论文提出了一种两步截断与消除方法，实现了高阶调制并避免了-1到1和1到-1的跳变，从而将数字控制延迟线(DCDL)的范围限制在CKHF的一个周期内。基于此设计了一种3-10Gb/s、能效5.75pJ/b的收发器，采用灵活时钟方案，在65nm CMOS工艺中实现了良好的抖动性能。

本文提出了一种采用时分双校准（TDDC）技术的2.5GHz注入锁定ADPLL，实现了197fsrms的集成抖动和-65dBc的参考杂散。通过伪差分4级环形振荡器、10位频率控制字和20位ΔΣ调制器提高分辨率，解决了注入锁定PLL的参考杂散和抖动问题。

本文介绍了POWER9处理器家族，针对认知计算和云基础设施需求，通过四种芯片配置提供灵活、可扩展的解决方案，并实现了25Gb/s加速器链路和16Gb/s PCIe Gen4接口。该设计解决了高带宽IO和多样化内存、核心线程及加速器选项的挑战。

本文介绍了AMD的下一代高性能x86核心'Zen'，采用Global Foundries 14nm LPP FinFET工艺，在44mm²的Zen核心复合单元（CCX）中集成了4个核心和8MB共享L3缓存，每个核心包含0.5MB L2缓存、32KB L1数据缓存和64KB L1指令缓存，面向服务器、桌面和移动客户端应用。

该论文介绍了一款采用14nm工艺制造的FPGA系列，通过2.5D封装技术将可编程逻辑芯片与28Gb/s收发器芯片集成在一起，解决了高性能FPGA中收发器工艺节点依赖和集成密度问题。

本文介绍了一款集成在10nm FinFET工艺中的异构三簇十核CPU复合体，最高工作频率达2.8GHz。通过优化电源分配网络（PDN），有效提升了移动SoC的性能和能效。

该论文提出了一款采用40nm闪存工艺的微控制器，专为电动汽车/混合动力汽车（EV/HEV）应用设计。它集成了0.80μs快速磁场定向控制（FOC）智能电机定时器和功能安全系统，旨在提高电机能效和系统可靠性。

本文提出一种基于28nm FD-SOI工艺的128×8大规模MIMO预编码-检测器基带芯片，在1.1mm²面积上实现了300Mb/s吞吐率和60pJ/b能效，相比传统小规模MIMO面积降低53%以上，解决了大规模MIMO芯片面积和功耗过大的问题。

本文提出一款用于微飞行器自主导航的立体深度处理器，实现了1920×1080分辨率30fps的实时处理。通过硬件加速半全局匹配算法，解决了传统CPU运行速度慢、功耗高的问题，能效达到2.3TOPS/W。

该论文提出了一种VGA分辨率的动态视觉传感器（DVS），像素尺寸为9μm，采用数字与模拟混合实现。解决了现有DVS空间分辨率低、事件率不足的问题，实现了640×480分辨率和300Meps的事件输出速率。

该论文提出了一种全集成CMOS荧光生物芯片，用于多重聚合酶链反应（PCR）过程，旨在实现生物分子检测系统的微型化和集成化。通过将荧光检测与PCR扩增集成在单一芯片上，解决了传统方法中需要外部光学设备、体积庞大且通量低的问题。

本文提出了一种可编程亚纳秒时间门控4-tap锁相像素CMOS图像传感器，用于实时荧光寿命成像。该设计解决了传统FLIM系统体积大、速度慢的问题，实现了亚纳秒级时间分辨率的实时成像。

提出了一种亚纳瓦功耗、自参考的光数字转换器，采用AlGaAs光电二极管，可测量80mlx至1.26Mlx的宽范围光强，用于可穿戴设备的累计光暴露监测。

本文提出一种具有1.8e-rms时域噪声和110dB动态范围的3.4μm像素间距全局快门CMOS图像传感器，通过采用双增益放大器、模拟信号单斜率ADC和多重累积快门技术，解决了高动态范围成像中低噪声与全局快门性能兼顾的难题。

本文提出了一款1/2.3英寸20M像素的三层堆叠CMOS图像传感器，通过集成DRAM实现了高速数据读出和全局快门功能，解决了高像素手机相机与单反相机在帧率和高速成像方面的差距。

提出一种2.1Mpixel有机膜堆叠的RGB-IR图像传感器，通过电控制实现红外灵敏度可调。解决了传统RGB-IR传感器因像素分割导致的空间分辨率损失和混叠问题。

本文提出一种采用自举复位技术的无复位栅极像素CMOS图像传感器，实现了0.44e-rms的极低读出噪声和32fps帧率、0.5M像素分辨率。通过优化像素结构提高转换增益，并结合高增益列ADC与多采样技术，解决了传统复位栅极像素的噪声问题。

本文提出了一种采用3D堆叠技术的列并行处理单元（PE）视觉芯片，用于高速时空图像处理。通过位串行ALU和固定指令选择信号，实现了在108MHz频率下140GOPS的性能，处理延迟低至1ms。

本文提出了一款适用于汽车音响系统的5通道80W多相D类音频放大器，集成了低延迟ΔΣ模数转换器用于数字化反馈，实现了0.004%的总谐波失真加噪声性能。通过采用多相架构和低延迟ADC，解决了传统D类放大器在汽车环境中高功率、低失真和低延迟的挑战。

该论文提出了一种由0.0013mm²的D类控制器驱动的1A LDO稳压器，解决了传统模拟LDO在高负载电流下需要高静态电流驱动大功率晶体管，以及数字LDO控制电路面积随功率晶体管增大而增加的问题。

本文提出了一种基于反相器的低压差稳压器（LDO），采用65nm CMOS工艺，在最低0.2V电源电压下实现了轨到轨调节和超过-20dB的电源抑制比（PSR），解决了超低压操作下LDO的噪声抑制和调节难题，适用于动态电压频率调整（DVFS）系统中的点负载供电。

本文提出了一种采用折叠PWM技术的多电平Class-D音频放大器，解决了传统H桥结构在高功率音频系统中电磁干扰严重和效率低下的问题。该放大器在8Ω负载下实现10W输出，效率高达91%，THD+N仅为0.0023%。

该论文提出了一种用于物联网应用的低功耗24MHz数字控制晶体振荡器，通过快速启动技术解决了传统晶体振荡器启动时间过长导致的高功耗问题。

该论文提出一种基于频率锁定环（FLL）的环形振荡器，用于高分辨率频率测量应用。通过在1ms时间窗口内实现3ns峰峰值累积抖动，解决了由于功率循环和转换时间限制导致的频率测量精度问题。

该论文提出了一种正交松弛振荡器，并引入工艺引起的频率误差补偿环路，以解决工艺变化导致的频率不准确问题，实现低功耗、高精度的参考频率生成。

提出了一种超低功耗的电源无关松弛振荡器，通过创新的电路设计实现了对电源电压和温度的高稳定性，解决了传统松弛振荡器频率易受电压和温度影响的问题。

本文提出了一种具有共模采样和开关电容驱动能力的低噪声、低失调、低漂移电容增益放大器，解决了传统放大器在驱动开关电容ADC时性能受限的问题，实现了19nV/√Hz噪声、2μV失调和75μA功耗。

该论文提出了一种全集成、超低功耗的带隙电压和电流参考电路，仅消耗9.3nW功率，解决了传统参考电路在超低功耗实现中性能不稳定的问题。通过创新的电路设计，在极低功耗下实现了对工艺、电压和温度变化的强抗扰性。

提出了一种动态分布偏置温度传感器，通过动态元件匹配(DEM)技术显著改善系统失配，未修调条件下达到0.87°C(3σ)的高精度，同时功耗仅18.75μW，面积仅0.00946mm²。

本文提出了一款采用40nm CMOS工艺的56Gb/s PAM-4/NRZ收发器，集成了串化/解串器、FFE/CTLE/DFE均衡、CDR和眼图监测电路，解决了超高速数据链路（如400GbE）中高性能与低功耗的挑战。该收发器在14GHz下24dB损耗时实现BER<10^-12，功耗仅602mW。

本文提出了一款在65nm CMOS工艺下实现的60Gb/s NRZ收发器，功耗仅288mW，能效为4.8pJ/b。该收发器采用自适应均衡和波特率时钟数据恢复技术，解决了超高速有线通信中数据率提升与功耗约束之间的矛盾。

本文提出了一种采用10抽头直接判决反馈均衡（DFE）的PAM-4接收器，工作速率为40至56Gb/s，旨在满足数据中心和电信基础设施对更高带宽的需求。该接收器基于16nm FinFET工艺实现，支持CEI-56G-VSR-PAM4标准。

本文设计了一款64Gb/s PAM-4发射机，采用4抽头前馈均衡(FFE)解决高速PAM-4调制下的线性度挑战，实现了2.26pJ/b的能效，采用28nm CMOS FDSOI工艺。

该论文提出了一种采用分数间隔前馈均衡器（FFE）的56Gb/s PAM-4发射机，在14nm CMOS工艺中实现，解决了PAM-4信号因垂直裕度减小而对残余码间干扰敏感的问题。通过优化均衡技术，实现了1.8pJ/b的低功耗和高数据率传输。

本文提出了一种22.5-32Gb/s的无参考时钟波特率数字CDR，集成了DFE和CTLE，在28nm CMOS工艺中实现3.2pJ/b的低功耗。解决了传统波特率CDR需要外部参考时钟的问题，降低了系统复杂度。

本文提出一种28Gb/s数字时钟数据恢复(CDR)电路，采用自适应环路增益技术以优化抖动容限。针对Bang-Bang相位检测器增益随输入抖动变化导致环路增益不稳定的问题，通过检测抖动幅度动态调整环路增益，提高了CDR对PVT变化、串扰和电源噪声的鲁棒性。

本文提出了一款支持802.11ac标准的双频段可重构收发器，能够处理最多4个VHT80空间流，并实现了116fsrms的低抖动频率合成器，解决了高数据速率下多流传输和低相位噪声的需求。

本文提出了一款28GHz 32单元相控阵收发器IC，支持并发双极化波束，实现了1.4度的波束转向分辨率，旨在满足5G通信对高数据速率和低延迟的需求。

该论文设计了一款40nm低功耗收发器，支持LTE-A载波聚合（CA），旨在满足移动通信对更高数据速率的需求。通过多频段同时通信，有效提升了信道带宽利用效率。

该论文提出了一种915MHz非对称无线电架构，采用Q增强放大器，实现了完全集成的3×3×3mm³无线传感器节点，能够在非视距场景下实现20米通信距离。主要解决了毫米级节点天线效率低和薄膜电池瞬时电流限制（约10μA）的挑战。

该论文提出了一种无需温度补偿晶振（TCXO）的收发器，支持100Hz最小带宽，用于超窄带Sub-GHz物联网蜂窝网络。通过解决载波频率偏移（CFO）挑战，实现了低功耗广域网（LPWA）的高链路预算和网络容量优化。

该论文提出了一种针对蓝牙低功耗（BLE）应用的超低功耗射频收发器，在保持低功耗的同时实现了+8dBm的发射输出功率和-58dBc的发射二阶谐波失真（TX HD2）。通过自动校准的集成射频带通滤波器，解决了传统BLE收发器因牺牲RF性能导致覆盖范围小、抗干扰能力差的问题。

该论文提出了一款在55nm CMOS工艺上实现的低功耗双频段脉冲直接射频采样雷达SoC，其采样率高达23.3GS/s，功耗仅118mW，支持7.3GHz和8.7GHz两个频段，解决了宽带脉冲雷达中ADC功耗过高的问题，适用于非接触生命体征监测等应用。

本文提出一种安全感知的集成降压稳压器，用于提高AES-128加密核心对电源侧信道攻击（如DPA和CPA）的抵抗能力。通过带宽限制的集成低压差稳压器、多相开关电容稳压器以及相随机化等技术，实现了数据无关的电源电流模式，从而有效抵御侧信道攻击。

该论文提出了一种基于差分环形振荡器与反馈电阻的鲁棒真随机数发生器（TRNG），在65nm CMOS工艺中实现，具有8Mb/s的吞吐率和28Mb/mJ的能效。通过差分结构和反馈电阻提升对PVT变化的鲁棒性，无需复杂校准电路。

这篇论文提出了一种基于2晶体管放大器的物理不可克隆函数（PUF）单元，实现了仅553F2的极小面积和1.67%的低原生不稳定性，解决了PUF在安全应用中面积大、稳定性差的问题。

提出了一种基于Bang-Bang相位和频率检测器的全数字锁相环(PLL)，通过噪声自调整技术来应对工艺、电压和温度(PVT)变化导致的性能退化。该PLL实现了0.8至3.2GHz的宽频率范围，并获得了2.5ps的RMS抖动。

该论文提出了一种基于噪声隔离LDO的可综合注入锁定PLL，通过离散时间LDO实现时移操作，隔离PLL免受电源和LDO噪声影响，从而在噪声SoC环境中保持鲁棒性。在65nm CMOS工艺下，采用标准单元库和数字设计工具实现，在0.9GHz振荡频率下实现了0.42ps抖动和3.8mW功耗。

该论文提出了一种基于级联环的数字注入锁定时钟倍频器，在65nm CMOS工艺下实现了2.5-5.75GHz的频率范围、5mW功耗和0.3ps rms抖动。通过边缘替换技术有效抑制环形振荡器噪声，解决了传统PLL噪声抑制带宽受限的问题。

本文提出了一种基于电阻的CMOS温度传感器，通过优化读出电路实现了极低的功耗和1/f噪声抑制，达到了0.13 pJ·K²的优异分辨率FOM。该传感器适用于温度补偿频率参考等应用，解决了传统电阻传感器功耗高或噪声大的问题。

本文提出一种利用指数亚阈值振荡依赖的温度传感器，通过复用IoT系统中已有的高精度定时源（如RTC）来替代传统ADC，实现了0.6nJ的超低能耗和-0.22/+0.19°C的高精度。该设计解决了传统高精度温度传感器因需要高精度ADC而功耗过高的问题。

本文提出了一种基于BJT的温度传感器，通过结合电压校准技术和片上加热器，在室温下进行纯电学测量即可实现封装鲁棒性校准。该传感器在-55°C至+125°C范围内达到±0.3°C（3σ）的不精确度，解决了传统温度校准需要精确温度环境的问题。

本文提出了一种用于CT-ΔΣ MEMS陀螺仪的基于噪声观测的背景谐振频率调谐电路，通过实时观测噪声来匹配电气带通滤波器与传感器的驱动/检测谐振频率，实现了仅27μW的功耗和0.06mm2的面积，适用于低功耗闭环陀螺仪系统。

该论文提出了一种采用标准CMOS工艺实现的1.8V真差分MEMS数字麦克风，能够处理高达140dB SPL的全量程声压，同时提供67dB的信噪比。解决了在低电源电压下兼顾高动态范围和信噪比的挑战，适用于手机和助听器等消费音频应用。

提出了一种基于多频率驱动的电容触摸系统，支持主动笔的压力和倾斜角度表达，实现了3.9kHz的高帧率，解决了主动笔低SNR和有限绘画表达的问题。

本文提出一种用于电容触摸传感器的电流驱动ΔΣ ADC架构，实现了6.9mW功耗、120fps帧率和28×50分辨率，针对1mm触控笔达到41.7dB SNR，解决了细间距触摸屏对高分辨率、低功耗和高效率的需求。

本文提出一种低噪声节能的桥式读出集成电路，通过稳定的桥偏置补偿方案抑制偏置漂移，实现了3.7nV/√Hz的输入噪声功率谱密度和44.1的功率效率因子，适用于精密传感应用。

该论文提出了一种基于涡流原理的高分辨率位移传感器接口电路，采用126MHz高频激励和斩波稳定技术，实现了0.6nm的分辨率和19.8mW的低功耗。解决了高频下高精度测量与噪声抑制的难题。

256GB 3位单元V-NAND闪存，采用48层堆叠WL技术

该论文研究了一种56Mb 1R1W 8T SRAM阵列的设计与性能

一篇关于在65纳米CMOS工艺中实现22 GHz PLL的IEEE JSSC论文

一篇关于0.595 GHz分数N分频数字锁相环（DPLL）的IEEE JSSC论文，重点分析了125UI周期抖动性能。

一篇关于基于06V 0015时间的心电图读取技术的JSSC论文

一篇关于10纳米FinFET技术128Mb SRAM的论文，介绍了辅助调整系统以优化功耗性能。

一篇关于12V 20nm DRAM技术的IEEE JSSC论文，介绍了高速HBM和晶圆级IO测试方案。

一款支持ISO26262 ASIL B标准的16nm FinFET异构九核SoC

一篇关于移动应用中200mA数字低漏失稳压器的IEEE JSSC论文

该论文提出了一种4x4x2同构可扩展3D片上网络电路，性能达326 MF。

该论文介绍了一种高性能计算芯片，实现了502 GOPS的运算能力。

一种基于VCO的神经记录前端，具有50 mV线性输入范围

一款64x64像素的数字硅光电倍增管直接飞行时间传感器，具有100的性能

一种基于非易失性触发器的加密无线认证标签

提出一种电阻漂移补偿方案，将MLC PCM的原始误码率降低超过100倍。

一种具有磁场稳定功能的高灵敏度微型核磁共振手持CMOS平台

一种采用mEMS辅助的温度传感器，实现20微开尔文分辨率的转换率

一款采用新型系统管道设计的8K H265 HEVC视频解码器芯片

该论文提出了一种使用低噪声放大器的EEG采集和生物标志物提取系统。

提出一种扩展共享对数单元，用于加速非线性函数核的计算。

本文提出了一种用于近似计算的被动开关电容矩阵乘法器分析与设计方法。

28纳米工艺下性能增强的x86微处理器设计

该论文提出了一种用于3D微成像的电子光子集成电路。

Eyeriss是一种高效能可重构加速器，专为深度卷积神经网络设计。

多路径宽带宽CMOS磁传感器的设计与实现

本文提出了一种在22nm图形执行核心中减少后硅电压保护带的方法。

无摘要内容，无法提供概要

无摘要提供，无法生成概要。

研究基于注入锁定的宽带中频FM解调技术

毫米波矢量调制器与新型IQ发生器的相位偏移器设计

该论文提出了一种高增益毫米波放大器的设计方法，采用分析手段提升功率增益。

硅基毫米波功率放大器实现371瓦级动态负载调制

该论文提出了一种动态波形整形技术，可实现皮秒级时间宽度的精确控制。

基于非线性谐波理论的SiGe功率辐射器设计

提出一种低功耗13位64Msps SAR ADC，支持背景失配和偏移校准。

提出一种基于VCO的12位ENOB、25MHz带宽的0-1 MASH ADC，采用直接数字背景校准技术。

一款43mW MASH 2-2 CT ΣΔ调制器，实现744/758/768 dB的SNDR/SNR/DR性能

一款460A、40Gb/s SiGe BiCMOS MZM驱动器，输出6Vpp并集成片上数字校准功能。

一种具有04 μg偏置不稳定性和12 μg/√Hz噪声底限的MEMS硅振荡器。

提出一种低功耗CMOS视觉传感器，用于高斯金字塔提取。

一种用于电阻式非易失性存储器的偏移消除电流采样感测放大器

65纳米CMOS工艺下的高性能低静态耳机放大器设计

针对米勒补偿的设计导向分析及其在多阶段放大器中的应用

一款528A、0.26nJ/节点、400kHz的Tx驱动滤波全差分读出IC

543 CMOS微流控细胞计数器用于磁性标记检测与分类

一款基于可扩展像素邻域级并行的1000帧/秒视觉芯片

一款采用纹波电流PWM控制的100MHz混合电源调制器

多相开关电容DC-DC转换器环设计，具有快速瞬态响应

一篇关于支持IEEE 802.153c标准的528Gbps LDPC解码器的JSSC论文

高速真随机数生成器设计，支持3Gb/s吞吐量

本文未提供摘要，无法进行概要总结。

无摘要，无法提供概要。

一种具有零偏移孔径PD的2.145GHz子采样分数N数字MDLL设计

一款40纳米CMOS工艺的103.125 Gbps反向齿轮箱IC，支持传统10和40 Gbps速率。

40纳米CMOS工艺下实现25 Gbps、113 pJ/b、108 dBm输入灵敏度的光接收器

一篇关于纳米级体CMOS技术中高效混合电荷泵的论文

本文提出了一种采用注入锁定分数N的多通道BFSK/QPSK发射器，功耗仅为370 pJb。

65nm工艺下实现56 ppmC温度系数和87 dB PSRR的亚1V电压基准源

一款586mW功耗、30帧/秒实时可编程多目标检测加速器

该论文介绍了一种75 MHz宽带低功耗连续时间SigmaDelta调制器。

一款在90纳米CMOS工艺中实现DC至125Gbps全速率时钟数据恢复的电路设计

一篇关于可重构自启动射频能量收集系统的IEEE JSSC论文

一种用于同步神经记录的高动态范围斩波放大器

采用流水线复制位线技术抑制SRAM时序变化的创新方法

一篇关于采用伪OFDM与小型化FSK解调技术的体耦合通信的JSSC论文

一款自供电50Mbps OOK发射器，用于光隔离器LED仿真。

一种高效节能的微型颅内压监测系统

一款用于自动睡眠分期的超低功耗系统芯片。

提出一种恒定Gm矢量调制器的波束成形器及其空间互调失真分析。

40纳米CMOS工艺中基于热扩散率的紧凑型温度传感器设计

探讨LC振荡器中隐式共模共振现象的研究

低压SRAM采用谐振供电提升技术

一种用于宽带放大器的极点收敛带宽扩展技术

本文为IEEE JSSC期刊的目录，未提供具体内容摘要。

一款8300万像素、480帧每秒全局快门CMOS图像传感器，采用增益自适应列放大器技术。

一种低偏置不稳定性和低加速度噪声密度的硅振荡器设计

14nm高密度金属熔丝技术中实现0.9μm² 1T1R位单元的设计

一款16 Gbps、147 mW的三频段认知串行链路发射器，采用转发时钟技术

一篇关于16位多步增量模数转换器的IEEE JSSC期刊论文

一款2048 Mbps全双工自由空间光收发器IC，用于实时体内应用。

一种用于智能传感器应用的20皮瓦级间断式开关电容能量收集器

一款采用28nm CMOS工艺的23mW、24GS/s、6位电压时间混合时间交织ADC

提出一种基于高频压电谐振器的级联分数N分频器，具有244 dB的FOM。

集成电流传感系统，增益误差0.3%，偏移400μA。

一种具有选择性偏置的4 fJb延迟硬化物理不可克隆功能电路

本文介绍了一种采用32路时间交织SAR ADC的56 Gbps PAM4有线收发器。

基于BJT的温度数字转换器，实现55°C下60mK的3σ不精确度

一款低功耗蓝牙收发器，采用全数字发射器设计

本文介绍了一种集成接收子阵列波束成形功能的ASIC前端芯片。

一篇关于在40纳米CMOS工艺中使用电荷回收技术的低功耗微控制器设计

一款低功耗多模态智能生物传感SoC，具备80 dB信噪比和35 μA光电容积描记功能。

一种体积小于1cm³的能量收集堆叠式无线传感器节点，采用近阈值设计。

40nm CMOS工艺下实现的高能效精度可扩展卷积网络处理器

基于环形振荡器的正交接收器中采用DPLL技术消除相位噪声

一种基于振荡器崩溃的边缘追踪比较器，具有能量可扩展性

60纳米C轴对齐晶体嵌入式存储器与ARM Cortex M0核心集成技术研究

在标准6T SRAM中实现机器学习分类器的内存计算。

KiloCore 是一款基于 32nm 工艺的 1000 核处理器计算阵列。

一款采用28nm FDSOI工艺的超低电压802.15.4a IR UWB发射器SoC，实现14pJ能效

无摘要

本文介绍了一种低功耗SAR ADC，工作电压0.7V，功耗0.6μW，采样率100kS/s。

一篇关于45纳米CMOS工艺下13GHz DeltaSigma闭环全数字相位调制器的IEEE JSSC论文

一篇关于15 GHz 6144T相关器和64×64交叉相关器的IEEE JSSC期刊论文

一种采用双矢量分布式波束成形技术的28 GHz相控阵接收前端

一款28mW功耗、支持1-14Gb/s速率的串行链路收发器

本文介绍了一种采用58nm工艺的2Gb多层单元B4闪存存储器。

该论文提出了一种60 GHz双矢量Doherty波束成形器。

一篇关于678 MHz单级无线功率接收器的IEEE JSSC期刊论文。

本文介绍了一种94 GHz 4TX4RX相控阵FMCW雷达收发器，采用天线封装技术。

本文提出了一种基于CMOS工艺的无源LPTV非磁性环行器设计。

一种集成DCDC转换器的数字极性发射器设计

本文提出了一种用于四通道调制宽带转换器的混频器前端设计。

一篇关于多相开关电容功率放大器的IEEE JSSC期刊论文

提出一种适用于低功耗物联网的亚阈值电压参考电路，具有可扩展输出电压特性。

本文介绍了一种宽带全集成软件定义收发器。

一款宽带噪声消除CMOS低噪声放大器

该论文提出了一种支持802.11a/b/g/n标准的数字分数N锁相环设计。

一种无交流输入开关转换器的LED驱动器，有效降低低频闪烁。

提出一种全被动负反馈网络设计

一篇关于神经微植入物射频供电FDD无线电的JSSC论文

基于IQ单元共享的高效数字正交发射机设计

针对W波段的高击穿高fmax多端口堆叠晶体管拓扑结构研究

无摘要

电压模式Doherty功率放大器的设计与分析

一款采用018μm CMOS工艺的低功耗3至4GHz收发器，具有灵活的效率B特性。

65nm CMOS工艺下采用无源残差传输的12GS/s 8位两步式SAR ADC设计

本文提出了一种采用时间扩展方法的19毫米精度20 GHz直接采样接收器。

一款采用40纳米CMOS工艺的低功耗人脸识别处理器

24 GHz ZigBee发射器采用功能复用类F DCO PA和ADPLL设计

一款28 GHz SiGe BiCMOS功率放大器，具有32%效率和23 dBm输出功率。

使用MLC ReRAM的3T1R非易失性TCAM，实现频繁断电即时开启的过滤器

提出了一种用于多滴存储接口的58 Gbps自适应集成双二进制DFE接收器。

本文提出了一种基于体CMOS工艺的紧凑型宽带混合信号功率放大器，采用混合类设计。

一种动态缩放ADC，适用于音频应用，具有109 dB的动态范围。

提出一种低功耗数字化器，用于背照式3D堆叠CMOS图像传感器读出。

基于异步自复位技术的宽线性动态范围图像传感器设计

研究RTN对逻辑和SRAM操作的影响，采用双环结构进行表征。

设计并自校准无电感毫米波频率技术

一款混合CMOS/GaN技术的40MHz多相降压转换器，支持最高20V输入电压

该论文介绍了一种具有59,760个电极的多功能微电极阵列。

分析28纳米双核ARM Cortex A57集群的电源完整性。

无摘要，无法提供概要

一种28nm UTB工艺下0.0065mm²面积、198mW功耗的无校准12位600MS/s ADC

16nm FinFET工艺下实现5.163Gbps多标准串行收发器，每通道功耗219mW。

基于全数字相位扩展量化的1743 dB FoM VCO连续时间调制器设计

本文提出了一种基于宽带注入锁定的211 GHz 7位高线性度相位旋转器。

一款采用MASH结构的DTC辅助宽带宽全数字分数分频锁相环

一篇关于高性能四阶FLFB模拟滤波器的IEEE JSSC论文，重点介绍了其63 dB动态范围和225 MHz带宽的设计。

65纳米CMOS工艺下的宽带TDD前端，通过PA复用实现集成TR开关

基于次分级SAR ADC的82nW混沌映射真随机数生成器

本文介绍了一种用于蓝牙低功耗的9位20MS/s SAR ADC，采用28nm FDSOI工艺，能效为35fJ/conv-step。

提出一种差分传输门设计流程，实现亚10皮焦耳每周期的最低能耗

提出一种混合多路径CMOS磁传感器，具有76 ppmC灵敏度漂移和低功耗特性。

一款集成亚微秒级电源管理的RISC-V处理器SoC

提出了一种递归开关电容结构的House of Cards功率放大器。

一篇关于支持2.2 MIMO和同步双频操作的802.11abgnac WLAN收发器的JSSC论文

一款全数字全集成电感降压稳压器，支持250 MHz多采样率操作

40纳米CMOS工艺下实现的高能效混合SAR VCO电容数字转换器

提出一种能量可扩展的加速器，用于盲图像去模糊处理。

提出一种数字2/3相开关电容转换器，具有纹波减少和高效率特性。

探讨开关耦合多核LC VCO中相位噪声缩放特性的研究

本文提出了一种低功耗宽带模拟信道化滤波器组，采用被动多相FF技术。

利用寄生电容实现MIMO开关电容DC-DC转换器的设计

无摘要内容，无法提供概要

一种无SAW的多频带收发器，采用N路径SC增益环路设计

提出了一种在65nm CMOS工艺下，耐受140mV电压变化的深亚阈值SRAM设计。

本文介绍了一种采用主动模式切换块的190 GHz VCO，具有207%的调谐范围。

一篇关于24 GHz 64 mW分数N无电感RF合成器的IEEE JSSC期刊论文

一款采用软决策选择算法的25GS/s 6位时间交织两级多位搜索ADC

一篇关于使用可变阶全通滤波器实现2 GHz带宽和2517 ns真实时间延迟的IEEE JSSC论文

提出一种全被动压缩感知SAR ADC，适用于低功耗无线传感器。

提出了一种基于VCO的多数数字连续时间ΣΔ调制器，具有三阶噪声整形特性。

提出一种基于ReRAM的非易失性触发器，具有自写终止机制。

提出一种无电感分数N注入锁相环的杂散和相位噪声滤波技术

一种具有自适应阈值电压补偿功能的电压倍增器

集成主动消除收发器的分析与设计

提出一种用于片上全局互连的电流模式全双工收发器。

设计并分析了一款功耗8mW、频率范围1GHz的无源频谱扫描器，具有31dBm的动态范围。

分布式注入锁定分频器的设计与分析

毫米波功率放大器通过主动阻抗合成实现频率可重构

基于混合FIR架构的片上双音合成器设计

设计基于宽带变压器的四阶匹配网络

无摘要

一种26μW至12mW自供电电磁振动能量收集接口设计

一款40Gb/s、14mW的CMOS有线接收器

一款50Gb/s、190mW的非对称3抽头FFE VCSEL驱动器

一篇关于使用1位DeltaSigma频率数字转换器的5GHz数字分数N锁相环的IEEE JSSC期刊论文

一款76至81 GHz多通道雷达收发器

一款用于癫痫可穿戴脑电图系统的950 nW模拟数据缩减芯片

一种紧凑型低电压6T SRAM设计

一种用于实时边缘图像提取的双成像速度增强CMOS图像传感器

提出一种基于闪存的非均匀采样ADC，采用混合量化技术实现数字化。

一篇关于全集成电池供电系统芯片的IEEE JSSC论文

一篇关于130 nm SiGe工艺下220 GHz高速正交ASK发射器的IEEE JSSC论文

一种采用多步开关方案的纳秒级瞬态细粒度数字LDO

一篇关于在65纳米CMOS工艺中实现可重构16/32 Gb/s双模式NRZ/PAM4 SerDes的论文

一种无SAW的24GHz接收前端，适用于SoC共存，电池电流为24mA。

一篇关于采用0.25μm BiCMOS技术的低功耗辐射计前端设计的JSSC论文

一款用于94 GHz相控阵的超低功耗双极化收发前端设计

分析与设计结合斩波技术的连续时间DeltaSigma转换器

该论文探讨了10-40 MHz Feed Forward FIR DAC连续时间ΔΣ ADC的校正方法

论文提出了一种全集成荧光生物传感器芯片。

多用途全差分61和122 GHz雷达收发器设计

基于宽脉冲锁存设计的近阈值和亚阈值流水线技术

无摘要

32纳米工艺下实现W波段20Gb/s直接调制收发器模块

该论文提出了一种阈值可重构参考误差校准的60 dB SNDR 100 MS/s SAR ADC设计

一款10位800MS/s时间交织SAR ADC，采用快速基于方差的时序偏差校准技术

一款具有抗地效能力的体耦合通信收发器，功耗11mW

一款集成170 GHz FMCW雷达的单芯片，具备3D成像能力

一款低功耗24 GHz OOK发射器，具有对称FM模板和高输出功率。

一款用于毫米波脉冲雷达基带的2GS/s 8位时间交织SAR ADC

一篇关于16纳米CMOS工艺下具有三抽头FFE的3275 Gbps电压模式发射器的IEEE JSSC论文

一款支持片上学习与推理的RBM处理器，每神经元权重能耗为413267 pJ。

28nm CMOS工艺下实现48MHz差分晶体振荡器，抖动仅为168fs。

一种基于65nm ReRAM的非易失性处理器，具有时空域自适应能力

28纳米CMOS工艺下实现的79 GHz 22 MIMO雷达SoC

一篇关于79 GHz变压器反馈正交振荡器的IEEE JSSC期刊论文

提出一种低噪声、面积高效的斩波VCO连续时间ΔΣ调制器，适用于传感器应用。

一款针对深度学习和CMOS技术优化的神经形态芯片，结合时间D技术。

一种采用SIN2参考的高效Buck-Boost可重构LED驱动器

一种无电感偏置翻转整流器用于压电能量收集

通过数据统计降低读取功耗的高能效可重构SRAM设计。

基于分数N DPLL的低功耗时钟架构，适用于114 Gbps多标准应用

提出一种多环路设计技术用于高性能低压差稳压器。

基于SRAM的可重编程冗余技术用于降低RISC-V缓存的最小工作电压

本文为IEEE JSSC期刊的目录，无具体技术内容。

该论文提出了一种三模式混合存储能量收集电源管理单元，旨在高效管理能量收集过程。

64 QAM 60 GHz CMOS收发器设计，支持IEEE 802.11ad标准。

一种采用温度不敏感设计的13位亚分级流水线SAR ADC

本文介绍了一种144 MHz全集成谐振调节整流器，采用混合脉冲调制技术。

一款具有14 m灵敏度、94 dB动态范围的电阻抗断层成像SoC

一篇关于24 GHz数字乘法延迟锁定环的IEEE JSSC论文，采用脉宽比较器技术，功耗15 mW。

一篇关于312 GHz CMOS注入锁定辐射器的IEEE JSSC期刊论文

一篇关于65纳米CMOS工艺下40Gbps四分之一速率SerDes收发器芯片组的IEEE JSSC论文

一篇关于65nm CMOS工艺下54490 GHz低噪声放大器的IEEE JSSC论文

一篇关于高效多相同步磁滞降压转换器的IEEE JSSC论文

一种采用能量自由交换复位技术的71 fJ/转换步、88 dB SFDR SAR ADC

一款用于DNA和RNA检测的全集成CMOS荧光生物芯片

提出了一种基于事件驱动显式的全集成数字低压差稳压器。

采用堆叠放大器架构的低功耗CMOS晶体振荡器设计

一种基于逆变器的0.2V电源噪声高效36 nVHz斩波放大器

一篇关于用于3D光声成像的像素间距匹配超声接收器的IEEE JSSC论文

一款高精度电容数字转换器，具有167位有效分辨率和75 ppm/℃的温度稳定性。

使用乘3分形耦合环的Sierpinski空间填充时钟树设计

柔性基板上集成IGZO薄膜128位SRAM与LPROM矩阵及外围电路的研究

一款具有80 mVpp线性输入范围和16 G输入阻抗的低功耗斩波放大器

基于直接二极管的宽带振荡器自由太赫兹脉冲生成与辐射研究

一款支持双无线电输入的64通道闭环神经刺激器，具有轨到轨输入特性。

提出一种自调节可重构电压电流模式感应电源管理技术。

无摘要

一款10位、DC至20GHz、多归零DAC，SFDR达48dB

一款基于脉冲的雷达SoC，用于非接触式人体生命体征监测

28nm CMOS工艺下实现12位10GS/s交错流水线ADC

一篇关于14纳米工艺下高精度分数N数字锁相环的IEEE JSSC论文

一款低噪声、低偏移的电容增益放大器设计

一篇关于32 Gbs无参考时钟数字CDR电路设计的JSSC论文

28 GHz 32单元收发相控阵集成电路，支持双极化并发操作

基于45nm SOI工艺的环形谐振器光学DAC实现40Gbps PAM4发射机

一篇关于40至56 Gbs PAM4接收器设计，采用十抽头直接决策反馈均衡技术的IEEE JSSC论文。

本文介绍了一种采用6位双噪声整形技术的四阶连续时间ΔΣ调制器。

一篇关于低相位噪声5066 GHz相位域数字频率合成器的IEEE JSSC论文

14纳米FinFET工艺下实现64Gbps、14pJ/b能效的NRZ光接收器数据路径

本文介绍了一种9 GS/s、1125 GHz带宽的过采样连续时间流水线ADC，实现了164 dB的动态范围。

一种G类电压模式Doherty功率放大器设计

一篇关于集成能量储存技术用于峰值功率输出的JSSC论文

提出了一种混合开关电容器电池管理IC，集成了嵌入式诊断功能。

基于时空调制的毫米波非磁性SOI CMOS环形器设计

一款集成低延迟ADC的多相D类汽车音频放大器

一种非交错12位330MS/s流水线SAR ADC，具有PVT稳定的动态放大器

提出一种宽动态范围降压转换器，具备亚纳瓦级静态功耗。

无摘要提供，无法生成概要

本文提出了一种本质线性的宽带极化数字功率放大器。

毫米波腔体背衬圆极化天线的分析与设计

数字MIMO接收机阵列的任意模拟/射频空间滤波技术

设计一个60 Gbps、288 mW NRZ收发器，采用自适应均衡技术

设计使用阶段错位技术的软充电开关电容DC-DC转换器

基于CMOS的双太赫兹梳光谱仪，用于快速广谱气体检测

提出一种无电感翻转电容整流器，用于压电能量收集。

无摘要

宽带混合域多抽头有限脉冲响应滤波器设计