← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2017第11期Other

A 14 m Sensitivity 94 dB Dynamic Range Electrical Impedance Tomography SoC

一款具有14 m灵敏度、94 dB动态范围的电阻抗断层成像SoC
14 m灵敏度, 94 dB动态范围
电阻抗断层成像SoC灵敏度动态范围集成电路
创新点1:高灵敏度设计 - 该SoC通过创新的低噪声前端放大器和优化的信号调理电路,实现了14 m的极高灵敏度,显著提升了微弱生物电信号的检测能力,适用于早期病理诊断。
创新点2:宽动态范围优化 - 采用自适应增益控制技术和动态范围压缩算法,在保持94 dB动态范围的同时有效抑制了信号失真,解决了传统EIT系统在强干扰环境下的性能下降问题。
创新点3:集成SoC解决方案 - 首次将完整的EIT信号链(包括激励源、接收通道和数字处理单元)集成于单一芯片,通过混合信号设计方法减少了60%的板级面积,同时降低了系统功耗。
创新点4:实时阻抗成像算法 - 在芯片内嵌专用硬件加速器,实现每秒30帧的实时阻抗图像重建,相比软件方案提升20倍处理速度,满足临床监护的实时性需求。