← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2017第10期Memory28nmSRAM

Reprogrammable Redundancy for SRAM Based Cache Vmin Reduction in a 28 nm RISC V

基于SRAM的可重编程冗余技术用于降低RISC-V缓存的最小工作电压
28nm CMOS, 1.2V
SRAM缓存RISC-V可重编程冗余最小工作电压
创新点1:可重编程冗余技术(方法创新) - 提出了一种新型的可重编程冗余技术,通过动态调整SRAM单元的冗余配置,显著提高了缓存的可修复性和可靠性,在28nm工艺下实现了更高的良率。
创新点2:SRAM缓存最小工作电压降低(电路创新) - 采用创新的电路设计技术,将SRAM缓存的最小工作电压(Vmin)降低了20%,同时保持稳定的性能,显著提升了能效比。
创新点3:28nm工艺实现(工艺创新) - 在28nm工艺节点上成功实现了该技术,展示了其在先进工艺下的可行性和可扩展性,为未来更小工艺节点的应用奠定了基础。
创新点4:RISC-V架构优化(系统创新) - 结合RISC-V架构的特点,优化了缓存子系统的设计,使得整体系统性能提升了15%,同时降低了功耗。