← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2017第2期Other

605 3 Gb s High Speed True Random Number Generator Using Common

高速真随机数生成器设计,支持3Gb/s吞吐量
3Gb/s吞吐量
真随机数生成器高速共模操作IEEE JSSCCMOS
创新点1:采用共模操作技术,通过共享电路资源降低功耗和面积开销,同时保持随机数生成的高质量。该技术通过共模噪声抑制提高了随机数的熵源稳定性,使得在3 Gb/s高速下仍能保持优异的随机性表现。
创新点2:实现高速随机数生成,通过优化时序电路和噪声采集模块,达到3 Gb/s的吞吐率,同时满足严格的随机性测试标准(如NIST SP 800-22)。这一性能在同类设计中处于领先水平。
创新点3:优化功耗与面积效率,采用创新的电路架构和低功耗设计技术,在保证高速性能的同时,将功耗控制在XX mW以下,面积效率提升XX%以上。这一设计在资源受限的应用中具有显著优势。
创新点4:提出一种新型的随机数生成器架构,结合了模拟噪声源和数字后处理技术,在保证高速的同时提高了随机数的统计特性。该架构可扩展性强,适用于多种工艺节点。