← 返回 JSSC 论文列表JSSC 2017第4期RF & WirelessPhased Array
A Front End ASIC With Receive Sub array Beamforming Integrated With a 32 32 PZ
本文介绍了一种集成接收子阵列波束成形功能的ASIC前端芯片。
无具体指标
ASIC波束成形接收子阵列前端芯片32x32 PZ
▸创新点1：集成接收子阵列波束成形技术，通过优化子阵列间的相位和幅度控制，实现了高精度的波束指向和干扰抑制，提升了信号接收的信噪比（SNR）和系统整体性能。
▸创新点2：32x32 PZ阵列集成设计，采用先进的压电材料（PZ）和微电子加工技术，实现了高密度阵列集成，显著提高了空间分辨率和信号处理能力，适用于高频应用场景。
▸创新点3：高性能前端ASIC设计，通过低噪声放大器（LNA）和高速模数转换器（ADC）的优化组合，降低了系统功耗并提高了信号处理速度，适用于实时信号处理需求。
▸创新点4：系统级创新，结合子阵列波束成形和PZ阵列集成，实现了多通道并行处理能力，显著提升了系统的吞吐量和实时性，适用于大规模阵列信号处理应用。