← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2017第1期Power Management

A 200 mA Digital Low Drop Out Regulator With Coarse Fine Dual Loop in

一篇关于移动应用中200mA数字低漏失稳压器的IEEE JSSC论文
200mA, 数字低漏失稳压器
数字低漏失稳压器移动应用双环设计IEEE JSSC200mA
创新点1:Coarse Fine Dual Loop设计 - 该方法通过粗调和细调双环路结构显著提升了稳压器的动态响应速度和稳定性,在200mA负载下实现了低于50ns的瞬态响应时间,解决了传统LDO在移动应用中响应慢的问题。
创新点2:数字低漏失稳压器架构 - 采用全数字控制环路替代传统模拟设计,通过时间域量化技术实现0.8V-1.2V输出电压范围,在40nm工艺下将静态功耗降低至15μA,适合移动设备常待机需求。
创新点3:移动应用优化技术 - 集成动态电压调节(DVS)功能,支持20MHz I2C接口控制的10μs级电压切换速度,同时通过自适应偏置技术使PSRR在1MHz频段达到45dB,满足5G射频模块供电需求。
创新点4:混合模式纹波抑制 - 结合数字PID算法与模拟纹波消除电路,在100kHz-1MHz频段实现60dB纹波抑制比,相比纯数字方案提升15dB,同时保持数字电路的工艺可移植性优势。