← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2017第8期Clocking & PLLs28nmVCO

A Mostly Digital VCO Based CT SDM With Third Order

提出了一种基于VCO的多数数字连续时间ΣΔ调制器,具有三阶噪声整形特性。
28nm CMOS, 1.2V, 100MS/s
VCO连续时间ΣΔ调制器噪声整形数字架构CMOS
创新点1:基于VCO的多数数字架构,采用全数字锁相环(ADPLL)技术,显著降低了传统模拟电路的复杂性和功耗,同时提高了系统的可扩展性和灵活性。
创新点2:三阶噪声整形技术,通过高阶噪声传递函数(NTF)优化,有效抑制了量化噪声和时钟抖动,提升了信号的信噪比(SNR)和动态范围。
创新点3:高能效设计,采用低功耗数字逻辑和动态电源管理技术,在保持高性能的同时,将功耗降低至传统设计的50%以下,适用于便携式和物联网设备。
创新点4:混合信号集成技术,将数字VCO与模拟前端无缝集成,实现了更低的相位噪声和更高的频率稳定性,适用于高频宽带应用。