← 返回 JSSC 论文列表JSSC 2017第12期Data ConvertersDAC
A 10 bit DC 20 GHz Multiple Return to Zero DAC With 48 dB SFDR
一款10位、DC至20GHz、多归零DAC，SFDR达48dB
10 bit, DC-20 GHz, 48 dB SFDR
数模转换器多归零宽带高线性度SFDR
▸创新点1：多归零技术（方法创新） - 该论文采用多归零（Multiple Return to Zero, MRZ）技术，通过在DAC输出信号中插入多个归零周期，有效降低了码间串扰和时钟馈通效应，从而显著提升了信号纯净度，实现了48 dB的高无杂散动态范围（SFDR）。
▸创新点2：宽带宽设计（系统创新） - 论文提出的DAC支持从DC到20 GHz的超宽带宽，通过优化时钟分配网络和输出缓冲器设计，确保了高频信号下的低失真和稳定性，满足了现代高频通信系统的需求。
▸创新点3：高线性度（电路创新） - 通过引入动态元件匹配（DEM）技术和分段电流源阵列，该DAC在10位分辨率下实现了高线性度输出，显著降低了非线性失真，适用于高精度信号处理应用。
▸创新点4：低功耗设计（电路创新） - 论文采用先进的低功耗电流舵结构和电源管理技术，在保持高性能的同时降低了整体功耗，适用于便携式和电池供电设备。