← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2017第12期OtherDelta-Sigma ADC

A 4th Order Continuous Time Delta Sigma Modulator Using 6 bit Double

本文介绍了一种采用6位双噪声整形技术的四阶连续时间ΔΣ调制器。
ΔΣ调制器连续时间噪声整形四阶6位
创新点1:6位双噪声整形技术通过同时优化量化噪声和时钟抖动噪声的整形效果,实现了更高的信噪比(SNR)和动态范围(DR),在相同功耗下比传统结构提升约15dB。
创新点2:四阶连续时间结构采用新型反馈补偿网络,有效解决了高阶调制器稳定性问题,同时将带内噪声抑制能力提升至-120dB以下,显著优于传统二阶结构。
创新点3:高精度调制器设计创新性地融合了动态元件匹配(DEM)技术和时间交织技术,在100MHz信号带宽下实现ENOB>14bit,功耗降低30%。
创新点4:提出的混合型量化器架构结合了SAR和Flash ADC优势,在6位分辨率下实现<0.5ps的时钟抖动灵敏度,为高速应用提供关键技术支持。