← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2017第10期Memory28nmSRAM

Energy Efficient Reconfigurable SRAM Reducing Read Power Through

通过数据统计降低读取功耗的高能效可重构SRAM设计。
28nm CMOS, 1.2V, 100MS/s
SRAM能效可重构数据统计读取功耗
创新点1:利用数据统计优化SRAM读取功耗(方法创新)。通过分析SRAM中存储数据的统计特性,动态调整读取电路的功耗,减少不必要的能量消耗,实验表明在典型工作负载下可降低20%的读取功耗。
创新点2:可重构SRAM架构(系统创新)。提出了一种灵活的SRAM架构,支持根据应用需求动态调整存储单元的组织方式,提高了资源利用率和能效比,在多种工作模式下均能保持高性能。
创新点3:高能效设计(电路创新)。采用新型低功耗电路设计技术,包括自适应电压调节和时钟门控,显著降低了SRAM的整体功耗,同时保持了高速读取性能,能效比提升30%以上。
创新点4:混合信号处理技术(方法创新)。结合数字和模拟信号处理技术,优化了SRAM的读写路径,减少了信号转换过程中的能量损耗,进一步提升了系统的能效表现。