← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2017第4期Other40nmProcessor/CPU

A Low Power Microcontroller in a 40 nm CMOS Using

一篇关于在40纳米CMOS工艺中使用电荷回收技术的低功耗微控制器设计
40nm CMOS, 低功耗
低功耗微控制器电荷回收CMOS40纳米
创新点1:电荷回收技术(方法创新):该论文提出了一种新型电荷回收技术,通过优化电荷转移路径和时序控制,显著降低了动态功耗,在40 nm CMOS工艺下实现了高达30%的功耗节省。
创新点2:低功耗设计(系统创新):论文设计了一种基于多电压域的低功耗架构,结合动态电压频率调节(DVFS)技术,在不同工作模式下智能调整电压和频率,使系统整体功耗降低了40%。
创新点3:40纳米CMOS工艺优化(电路创新):针对40 nm CMOS工艺特性,论文优化了晶体管尺寸和布局,减少了漏电流和寄生电容,提升了电路的能效比,同时保持了较高的运算性能。
创新点4:混合信号集成(系统创新):论文实现了模拟与数字模块的高效集成,通过创新的信号处理算法和电路设计,降低了信号转换损耗,提升了系统的整体能效和响应速度。