← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2017第1期Other28nm

An 8K H265 HEVC Video Decoder Chip With a New System

一款采用新型系统管道设计的8K H265 HEVC视频解码器芯片
28nm CMOS, 1.2V, 100MS/s
8KH265HEVC视频解码器芯片设计
创新点1:新型系统管道设计(系统创新)——采用多级并行流水线架构,显著提升数据吞吐率,支持8K分辨率下实时解码,相比传统设计减少30%的时钟周期浪费。
创新点2:高效能8K视频解码(性能创新)——通过硬件加速模块优化,实现每秒60帧的8K视频解码,功耗降低20%,同时支持HDR和动态元数据处理。
创新点3:优化的H265 HEVC解码算法(算法创新)——引入自适应量化技术和运动补偿优化,在相同码率下提升PSNR 2dB,显著改善视频质量。
创新点4:低延迟内存访问架构(电路创新)——采用分布式缓存和预取机制,将内存访问延迟降低40%,确保高分辨率视频数据的实时处理。