← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2017第9期Wireline I/O65nmPAM-4

A Reconfigurable 16 32 Gb s Dual Mode NRZ PAM4 SerDes in 65 nm CMOS

一篇关于在65纳米CMOS工艺中实现可重构16/32 Gb/s双模式NRZ/PAM4 SerDes的论文
16/32 Gb/s, 65nm CMOS
SerDesNRZPAM4CMOS可重构
创新点1:可重构双模式NRZ/PAM4设计,通过灵活的电路架构实现NRZ和PAM4两种调制模式的切换,显著提升了SerDes的适应性和应用范围。
创新点2:高速16/32 Gb/s数据传输,采用先进的信号处理技术和优化电路设计,实现了高带宽和低误码率的数据传输,满足现代通信系统的需求。
创新点3:65纳米CMOS工艺实现,利用成熟的65纳米CMOS工艺,在保证高性能的同时降低了制造成本和功耗,提高了产品的市场竞争力。
创新点4:创新的时钟恢复电路,通过引入自适应时钟恢复技术,有效减少了时钟抖动,提升了系统的稳定性和可靠性。