← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2017第4期Digital Circuits40nm

An Energy Efficient Precision Scalable ConvNet Processor in 40 nm CMOS

40nm CMOS工艺下实现的高能效精度可扩展卷积网络处理器
40nm CMOS, 1.2V, 100MS/s
卷积网络能效优化精度可扩展CMOS处理器
创新点1:精度可扩展架构(系统创新):提出了一种动态调整计算精度的架构,支持从8位到32位的多级精度切换,显著降低了低精度任务下的功耗,同时保持了高精度计算的准确性。
创新点2:能效优化设计(电路创新):通过引入自适应电压频率调节(AVFS)技术,动态调整处理器的工作电压和频率,在保证性能的前提下,最大程度降低能耗,实测能效比提升30%。
创新点3:40nm CMOS工艺实现(工艺创新):采用40nm CMOS工艺,优化了晶体管的布局和互连设计,实现了高密度集成和低漏电流,芯片面积减少20%,功耗降低15%。
创新点4:混合精度计算单元(方法创新):设计了支持混合精度计算的处理单元,能够在同一计算周期内处理不同精度的数据,提高了计算效率,减少了数据转换的开销。