▸创新点1：低功耗设计 - 通过采用动态偏置技术和自适应时钟门控策略，在保持信噪比（SNR>60dB）的同时将读出电路功耗降低至2.1mW，相比传统方案节能40%以上。
▸创新点2：背照式3D堆叠结构 - 首创将像素阵列与数字处理电路通过TSV垂直互连的堆叠架构，光敏区域占比提升至92%，同时实现12bit ADC与像素的零间距集成。
▸创新点3：高效数字化读出 - 开发基于时间域量化的混合型ADC架构，在10MS/s采样率下实现0.8LSB的DNL误差，其FoM指标达25fJ/conversion-step。
▸创新点4：智能电源管理 - 集成多电压域动态调节模块，根据工作模式（静态/动态）自动切换1.2V/0.8V供电，待机漏电流控制在50nA以下。