2023

本文展望了未来十年计算效率的创新方向，讨论了高性能计算面临的挑战，并提出了通过架构创新、先进封装和软件协同设计来持续提升计算性能的路径。

这篇论文回顾了过去50年模拟设备被数字设备取代的历史，探讨了混合信号集成电路在其中的关键作用，并展望了未来的发展方向。

本文介绍了欧洲芯片法案对泛欧全栈创新合作伙伴关系的推动，分析了半导体对生活和社会的重要影响以及供应链和地缘政治带来的挑战，并探讨了欧洲在半导体价值链中的重新定位策略。

该论文指出5G推动各行各业处理需求指数级增长，移动通信数据速率和容量提升了超过六个数量级。文章强调移动基础设施不仅是通信手段，更是持续演进的平台，并与半导体计算技术协同发展。

本文提出了一种1.8GHz 12位预采样流水线ADC，通过参考缓冲器和运算放大器功耗松弛技术，在保持高速采样的同时降低了功耗。该设计旨在解决直接射频采样中ADC对SNDR和速度的严苛要求，以及时间交织ADC的校准复杂度和能效问题。

本文提出了一种单通道2.6GS/s 10位动态流水线ADC，采用时间辅助残差生成方案，实现了内在的PVT鲁棒性。该设计解决了流水线SAR ADC因串行量化导致的转换速率限制问题，适用于多GS/s中等分辨率单通道ADC需求。

本文提出一种单通道12位2GS/s的流水线ADC，采用临界阻尼环形放大器和时间域量化器，实现了对PVT变化的鲁棒性，无需校准即可获得高精度残差放大。

本文提出了一款12MS/s、91.3dB SNDR、94.1dB DR的两步逐次逼近寄存器（SAR）模数转换器（ADC），通过集成的输入缓冲器和预测电平移位技术解决了高分辨率离散时间奈奎斯特ADC驱动困难的问题，实现了轨到轨输入范围和高能效。

该论文提出了一种基于量化预测展开的2阶增益误差整形与噪声整形流水线SAR ADC，通过预测第一级量化噪声并利用第二级输出进行误差整形，有效抑制了级间增益误差，实现了25MHz带宽和77.2dB SNDR的高性能。

该论文提出了一种采用跳过采样和单缓冲嵌入式噪声整形SAR量化器的增量式Zoom ADC，解决了传统Zoom ADC只能处理准静态信号且转换速度慢的问题，实现了150kHz带宽和15-ENOB的高能效高分辨率转换。

本文提出一种单通道70dB-SNDR、100MHz带宽的四阶噪声整形流水线SAR ADC，通过残差放大器误差整形技术解决了传统流水线SAR ADC中残差放大器噪声和非线性限制动态范围的问题，实现了高能效宽带转换。

该论文提出一种可扩展的异构集成两级垂直功率传输架构，用于高性能计算。该架构通过垂直集成电压调节模块和全集成稳压器，解决了大规模峰值电流下低电压供电的I²R损耗问题，无需传统横向布局。

本文提出一种12V输入、1V-1.8V输出的双电感四路径混合DC-DC转换器，解决了传统buck转换器在小占空比下效率低和开关管电压应力高的问题。该转换器实现了93.7%的峰值效率，适用于便携设备和汽车电子等高效能应用。

本文提出一种12V到1V的四输出开关电容降压转换器，采用共享直流电容器实现多输出，用于DDR5内存模块等数据中心应用，峰值效率达90.4%。解决了单电感多输出方案效率低和交叉调节差的问题。

本文提出一种1.8W高频单电感多输出（SIMO）转换器，通过数字无传感器计算零电流操作和非线性占空比控制，解决了移动设备中电源转换器被动元件占用大量PCB面积的问题，同时实现多电压域高效管理。

该论文提出了一种双降压双输出转换器，基于PD 3.1标准实现从48V输入的高效电压转换，通过改进的电流平衡技术将交叉调节降低至0.025mV/mA，解决了多输出电源管理中的交叉干扰和电流不平衡问题。

该论文提出了一种可重构的单电感多级混合DC-DC转换器，适用于USB-C PD宽输入电压范围（5V-20V）到电池充电电压（2.8V-4.2V）的高效转换。通过单电感多级混合架构和可重构技术，实现了21W输出功率和94.8%的峰值效率，同时减小了电感尺寸。

该论文提出了一种42W可重构双向功率传输电压调节电缆，旨在解决USB Type-C Power Delivery快速充电中紧凑便携设备的热量管理问题。通过在电缆中集成电压调节和双向功率传输功能，将热量从设备内部转移到外部，从而在保持设备小型化的同时实现高效散热。

本文提出了一种对称混合降压-升压转换器，实现了0.1至10的极宽转换比，满足USB PD 3.1高达48V的电压需求。该转换器支持双向功率转换，适用于USB Type-C接口的单端口电力传输，解决了传统转换器在宽转换比和高压应力下的性能瓶颈。

该论文提出了一种双路径串联电容转换器，实现了9~16V至1V的电压转换，输出电流5A，峰值效率94.5%。主要解决了传统串联电容转换器占空比范围受限（仅D<50%）的问题，通过双路径结构实现了全占空比范围操作并降低了VA指标。

该论文提出了一种紧凑型12V-to-1V混合谐振开关电容并联电感(ReSC-PL)降压转换器，解决了高电压转换比下效率与电流密度之间的权衡问题。通过引入并联电感和谐振开关电容结构，实现了91.8%的峰值效率和高功率密度。

该论文提出了一种基于堆叠7nm CMOS和45nm硅光子芯片的波分复用（WDM）接收机，实现了每根光纤7×50Gb/s的传输速率和0.96pJ/b的能效。解决了数据中心中分布式计算架构对高带宽、低功耗光学互连的需求。

该论文提出了一种非对称差分跨阻放大器（TIA），用于100Gb/s PAM-4光接收链路，解决了传统 shunt-feedback TIA 在噪声和带宽之间的根本性权衡问题。通过非对称设计，实现了7 pA/√Hz的输入参考噪声密度和-14dBm的光灵敏度。

该论文提出了一种用于3.2pJ/b 24Gb/s QPSK相干光接收机的载波相位恢复环路，旨在解决短距离光互连中传统IM-DD链路数据速率提升困难的问题，通过低功耗相干接收方案实现高能效高速数据传输。

该论文提出了一种基于晶体氧化物半导体的3D存储体系统，用于端点人工智能，通过堆叠OS存储器和CMOS电路实现上下文切换和功耗降低。与传统的SRAM芯片相比，该方案在推理任务中显著降低了待机功耗。

本文提出了一款47nW的混合信号语音活动检测器(VAD)，采用非易失电容ROM、短时CNN特征提取器和RNN分类器，解决了始终开启的VAD在超低功耗下的特征提取与分类问题，实现了高能效的语音激活检测。

本文提出了一种名为Triturated Sensing的系统，旨在解决传统微型计算机在功能与性能扩展性上的局限性。通过探索计算机小型化的极限，该系统试图突破独立运行带来的性能权衡限制。

本文发现半导体制造过程中的高能等离子体（RIE）可作为能量源，提出一种自编程物理不可克隆函数（PUF）方案，利用制造阶段已有的等离子体能量实现PUF的自编程，无需额外电源。

该论文提出在180nm体CMOS工艺中实现减法光子波导耦合光电探测器，解决了当前硅光子学工艺（SOI）成本高或缺乏有源电子电路的问题。通过将光子器件直接集成到标准CMOS中，实现了低成本、高集成度的光电-电子系统，适用于复杂成像、光互连和自校正光子电路等领域。

本文提出了一种基于CMOS兼容硅光子学的可重构光学模拟处理器（SiROAP），包含4x4光学网格。该处理器旨在利用光子技术实现高性能模拟计算，克服电子学的局限，为后摩尔时代提供新方案。

该论文提出了一种分数-N数字MDLL，通过注入误差加扰和后台三阶DTC延迟均衡器，实现了-67dBc的参考杂散抑制，解决了传统MDLL中DTC非线性导致的杂散问题。

该论文提出了一种基于辅助PLL背景校准的分数输出分频器（FOD），工作频率范围为10-300MHz，实现了最差情况-80dBc的分数杂散性能。解决了传统多PLL方案面积大、功耗高、复杂度高的问题，以及DTC非线性导致的杂散问题。

该论文提出了一种适用于CPU的数字低压差线性稳压器（DLDO），采用自适应传递函数，实现了125A/mm²的高功率密度，解决了动态工作条件下VIN、VOUT和负载电流瞬变导致的VMIN依赖性问题。

本文提出一种自供能SoC，采用分布式协作能量收集和多芯片电源管理，用于系统在光纤（System-in-Fiber）中的微型化无线传感节点。该SoC能够以nW级功耗持续感知生物和环境信号（如钠离子、葡萄糖、温度、神经信号），解决了毫米级自供能系统的自主运行和功耗瓶颈。

本论文提出一款2.19µW自供电SoC，集成多模态能量收集与双通道-92dBm灵敏度无线接收功能，采用近阈值电压和自适应电压频率缩放（AVFS）技术提升能效与可靠性，并内置4nW、±4.8°C精度的片上温度传感器。

本文提出一款面向车载通信网关的处理器，实现33kDMIPS性能、6.4W功耗和40ms CAN总线启动时间。通过并行启动CAN服务、双缓冲解密与数据加载等创新，在保证10Gbps/W网络路由效率的同时将待机功耗降至1.4mW，解决了车辆网关高吞吐、低延迟和低功耗的矛盾。

该论文提出了一款基于28nm工艺的Paillier同态加密处理器，实现了68MOPS的性能和0.18µJ/Op的功耗效率。通过采用位串行稀疏密文计算方法，解决了同态加密计算中高计算复杂度和能效比低的问题。

该论文提出了一种在Intel 4 CMOS工艺上实现的抗故障注入攻击的AES-256引擎，通过创新的错误检测机制实现了99.1%至99.99%的错误覆盖率，解决了传统冗余计算和线性校验器在非线性Sbox逆操作中覆盖率不足的问题。该引擎在100Gbps吞吐量下有效抵御差分故障分析攻击。

本文提出MulTCIM，一种基于28nm工艺的注意力-令牌-位混合稀疏数字存内计算加速器，用于高效处理多模态Transformer推理。通过利用多模态信号中token重要性的差异以及注意力稀疏性，实现了2.24µJ/Token的低能耗。

该论文提出了一款基于28nm工艺的稀疏Transformer加速器，通过内存内蝶形零跳过单元实现非结构化剪枝神经网络的高效计算，解决了Transformer中自注意力机制计算量大且稀疏性利用不足的问题。

该论文提出了一款28nm工艺的存算一体处理器，支持浮点神经网络推理与训练，能效达到16.9-300TOPS/W。针对传统浮点CIM需要复杂逻辑或长对齐周期的问题，提出了高效浮点运算方案。

本文提出TensorCIM，一款基于28nm工艺的数字CIM张量处理器，用于加速推荐模型等超越神经网络的稀疏聚集和稀疏代数操作，通过MCM-CIM架构有效缓解数据移动瓶颈。

提出了一种基于eDRAM存内计算的可重构空间加速器DynaPlasia，采用三模式单元实现动态分辨率，解决了固定IMC宏大小导致的重复内存访问和利用率低的问题。

该论文提出了一种非易失性AI边缘处理器，集成了4MB SLC-MLC混合模式ReRAM计算内存宏，实现了51.4-251TOPS/W的高能效。解决了低功耗AI边缘设备在断电模式下需要快速唤醒和低能耗响应的问题。

提出了一种基于SRAM的全数字存内计算多瓦片神经网络加速器，采用18nm FD-SOI工艺，支持最高4位精度，能效达40-310 TOPS/W。解决了传统SRAM存内计算模拟/混合信号设计中的精度和功耗问题，通过全数字架构实现高吞吐和高能效。

该论文提出了一种2倍交织、9位2.8GS/s、每周期5位的SAR ADC，采用线性化可配置电压-时间（V2T）缓冲器，在3GHz输入下实现>50dB SNDR，解决了多比特SAR ADC中硬件开销大的问题。

提出了一种基于单级时间域门控环形振荡器的8位高速ADC，采用2倍插值感测放大器，在5nm CMOS工艺下实现了1.0-1.25GS/s的采样速率和0.7-0.8V的低电源电压，解决了下一代224Gb/s数据通信链路中ADC的能效与速度瓶颈。

本文提出了一款14位16GS/s时间交织直接射频合成DAC，采用时间域动态元素匹配（T-DEM）技术，在7nm工艺下实现了高达7.8GHz频率范围内-70dBc的IM3性能，解决了宽带多频段软件定义无线电收发机中高速高线性度DAC的设计难题。

该论文提出了一款750mW功耗、24GS/s采样率、12位分辨率的时间交织ADC，用于现代无线系统的直接射频采样。它实现了高达7.2GHz的输入带宽，支持5G全FR1频段及LTE-U、WiFi 6/7等网络，简化了模拟前端设计。

该论文提出了一种基于环形放大器的流水线时间交织逐次逼近寄存器型模数转换器，通过分裂型MDAC和开关参考去耦电容技术，在1GS/s采样率下实现了10-ENOB精度和10mW功耗，解决了高速高精度ADC功耗过高的问题。

本文提出了一款7位4.5GS/s的4倍时间交织SAR ADC，采用完全片上背景时序偏移校准技术，解决了传统数字校准方法受输入信号限制、收敛时间长和面积大的问题，实现了高能效和鲁棒性。

本文提出了一种采用多参考嵌入式比较器（Multiple-Reference-Embedded Comparators）的8位2.7GS/s亚采样ADC，仅消耗3mW功率。该设计通过消除传统电阻梯，解决了比较器功耗大、回踢误差和寄生效应严重的问题。

提出了一种单通道10GS/s 8位时间域ADC，采用循环展开异步逐次逼近技术，解决了多比特决策等待时间长的问题，实现了>36.4dB SNDR。

该论文提出了一种W波段收发器阵列，采用2.4GHz本振同步技术，解决了多芯片级联毫米波雷达中信号分布成本高、阵列规模受限的问题，实现了全可扩展性，从而缩小CMOS雷达与光学成像系统之间的角分辨率差距。

该论文提出了一种在22nm FinFET工艺中实现的D波段接收器，集成了PLL和ADC，实现了128Gb/s的数据率和1.95pJ/b的能效，解决了先前工作中关键模块缺失的问题。

本文提出一种工作在71-89GHz的12Gb/s双沿触发正交RFDAC，通过双沿触发技术提高数据率，并采用LO泄漏抑制技术增强性能，实现了20.5dBm的峰值输出功率，适用于E-band多Gb/s无线通信。

本文设计了一个工作在607GHz的4×4谐波注入锁定接收器阵列，采用28nm CMOS工艺，实现了4.4pW/√Hz的噪声等效功率（NEP），适用于太赫兹成像与传感应用。

该论文提出了一种用于5G NR应用的干扰容忍谐波弹性接收机，解决了SAW-less宽带接收机中因谐波干扰导致线性度下降的问题。通过早期谐波抑制技术，实现了大于+10dBm的三次谐波阻断器1dB压缩点。

本文提出了一种用于低地球轨道卫星的Ka波段CMOS相控阵接收机，每元件功耗仅2.95mW，并创新性地集成了片上分布式辐射传感器以应对太空辐射环境。该设计在实现低功耗的同时，提升了卫星通信系统的鲁棒性和成本效益。

本文提出了一种用于小卫星的256单元Ka波段CMOS相控阵发射机，实现了63.8dBm EIRP和26.6W功耗，解决了小型化卫星通信的高效发射问题。

本文介绍了AMD的Zen 4 x86-64微处理器核心，采用5nm FinFET工艺制造，通过与台积电的紧密合作优化了工艺和缩放性能。该核心相比上一代Zen 3在7nm工艺上实现了显著的性能提升。

本文介绍了一款面向5G移动游戏、采用4nm FinFET工艺的SoC，重点解决了高性能计算带来的热管理挑战，以在游戏过程中维持性能。

本文提出Amorphica，一种4副本512全连接自旋的336MHz可变形退火器，用于解决组合优化问题。通过可编程优化策略，系统能够灵活适应不同问题，提高求解效率。

本文提出了一款全集成端到端基因组分析加速器，用于下一代测序，实现了高吞吐量低功耗的基因数据分析，解决了传统软件分析速度慢的问题。

该论文提出了一款28nm工艺、功耗142mW的运动控制SoC，用于自主移动机器人（AMR）。它通过轨迹优化和物理模型生成命令序列，解决了快速变化环境下运动控制的实时性和低功耗需求。

提出VISTA处理器，用于加速视频和图像的空间/时间插值CNN。该处理器功耗704mW，支持4K-UHD分辨率，解决了高吞吐视频CNN推理的三个设计挑战。

本文提出MetaVRain，一种用于移动端元宇宙的实时超逼真3D NeRF处理器，功耗仅133mW。通过设计1D-2D混合神经网络引擎，实现了高效低功耗的NeRF推理，解决了NeRF在移动设备上实时运行的难题。

本文提出了一种基于GaN-on-SOI工艺的高共模瞬态抗扰度栅极驱动器，用于驱动高dV/dt的SiC功率开关。该驱动器解决了SiC MOSFET在高速开关时因高dv/dt耦合共模瞬态导致的误触发问题，提升了系统可靠性。

该论文提出了一种条件自适应Δf3-EMI控制GaN开关稳压器，通过调制频率包络跟踪技术实现全频谱EMI抑制，解决了汽车电子中日益严重的电磁干扰问题。

本文提出了一种集成了片上自适应导通时间控制器和负电流斜率检测器的GaN栅极驱动器，用于解决GaN器件在高压应用中因工艺缺陷（如电流崩塌、扭结效应和自热）导致的性能退化问题，从而提升高功率密度应用的效率和可靠性。

该论文提出了一种用于汽车48V/12V双向能量转换的多相加速电流控制方法。该方法解决了传统双向变换器在模式切换时电流瞬态时间长、导致大电压跌落的问题。

本文提出了一种基于65nm CMOS工艺的活细胞动态荧光传感器，能够检测600/700nm波长的微弱荧光信号，灵敏度达到1.05fA。该传感器旨在实现低成本、微型化的临床生物标志物检测，适用于即时诊断和连续健康监测。

本文提出了一种用于生物反应器监测的22µW峰值功耗多模态电化学传感器接口芯片，能够同时测量温度、酸度、氧化还原电位、溶解氧、离子浓度和代谢物等多种参数，解决了传统分立传感器功耗高、体积大的问题。

该论文提出了一种基于CMOS工艺的多功能生物传感器阵列，用于快速检测低浓度分析物。通过片上介电泳（DEP）辅助主动富集，解决了传统生物传感器中表面生物受体固定困难和超痕量检测质量传输受限的问题。

该论文设计了一种263GHz的32通道注入锁定VCO阵列，用于实现片上电子顺磁共振（EPR）系统，解决了传统EPR系统体积庞大、难以集成的问题。

该论文提出了一种利用LTE信号进行能量收集、实现BLE到WiFi反向散射通信的芯片，使得单个设备即可像RFID一样进行询问，解决了传统反向散射需要两个外部设备的问题。

该论文提出了一款符合ASIL-D汽车安全完整性等级要求的电池监测集成电路，用于电动汽车电池管理系统。该芯片实现了高精度的电池电压/电流测量和鲁棒的通信，旨在提升SOC/SOH估计的准确性和安全性。

该论文提出了一款面向AI-IoT应用的SoC，基于RISC-V架构并集成了2-to-8bit精度可变的DNN加速器，通过自适应体偏置技术实现了30%的能效提升。该芯片在12.4 TOPS/W的能效下提供136 GOPS的性能，有效解决了物联网设备在低功耗下运行多样化AI任务的需求。

该论文提出一种28nm工艺的2D/3D统一稀疏卷积加速器，针对大规模体素化点云处理，采用块级邻居搜索器来高效支持2D和3D稀疏卷积（包括子流形和非子流形），解决了自动驾驶等场景中稀疏卷积计算和访问的瓶颈问题。

该论文提出了一种支持任意量化精度（1-8比特）的可扩展精度加速器，用于通用深度学习推理，能效达127.8 TOPS/W。它解决了不同网络层在稀疏性和精度要求上的差异问题，通过减少存储、逻辑和延迟浪费实现高效处理。

该论文提出了一种在28nm工艺下实现的硬件利用率感知的神经网络加速器，通过动态数据流架构解决不同网络结构下MAC单元利用率下降的问题，实现了11.2TOPS/W的能效。

提出一种异构CNN/SNN核心架构的深度神经网络处理器C-DNN，通过互补利用CNN和SNN的优势，实现24.5-85.8 TOPS/W的高能效。解决了SNN能量随层间尖峰稀疏性波动的问题，同时保持高准确率。

该论文提出了一款28nm工艺的异步脉冲神经网络处理器ANP-I，实现了1.5pJ/SOP的超低能耗推理和低于0.1µJ/样本的片上学习，解决了边缘AI应用中片上训练能耗过高的问题。

提出了一款名为DL-VOPU的领域特定深度学习视觉目标处理单元，专门针对视觉目标检测与跟踪（VODT）任务进行架构优化，通过多尺度语义支持实现高能效，适用于移动端智能应用。

该论文提出了一款用于助听器的实时语音增强处理器，采用无乘法器处理单元（PE）阵列，在28nm CMOS工艺下实现0.81mm²面积和740µW功耗。通过算法与硬件协同优化，解决了深度学习模型在可穿戴设备中计算复杂度和功耗过高的问题。

本文提出了一款基于12nm工艺的稀疏Transformer处理器，实现了18.1 TFLOPs/W的高能效。通过引入熵值提前退出机制、混合精度预测和细粒度电源管理，有效降低了大型语言模型推理的计算和能耗开销。

本文提出了一种基于流水线逐次逼近寄存器(Pipelined-SAR)架构的电容数字转换器(CDC)，通过kT/C噪声消除技术实现了高精度和低功耗。该转换器达到了7.9fJ/转换步进的能效和37.12aFrms的噪声性能，解决了传统高分辨率CDC中采样kT/C噪声限制的问题。

本文提出一种基于金属分流器的电流传感器，可在-40°C至125°C宽温范围内实现±0.2%的增益误差，并具备自校准功能，解决了传统分流传感器高温下精度下降的问题。通过片上参考电流源和自校准技术，实现了低成本、高精度、宽温域的电流检测。

该论文提出一种混合磁电流传感器，采用双差分直流伺服环路，在5MHz带宽内实现51A量程和43mArms分辨率。通过优化斩波调制与自旋频率，解决了宽带宽高精度电流感测中的偏移与噪声问题。

该论文提出了一种闭环12位CMOS集成应力传感器系统，具有4位可调灵敏度，覆盖从178到11kPa/LSB的宽范围，以满足物联网、机器人和预测性维护等不同应用对灵敏度和采样率的需求。通过闭环架构和可调设计，解决了传统应力传感器在适应多种应用场景时的灵活性不足问题。

本文提出一种亚1V、810nW的电容偏置BJT温度传感器，通过电容偏置技术实现低电压工作，同时利用BJT的高精度特性，在-55°C至125°C范围内达到±0.15°C（3σ）的1点校准精度，比现有电容偏置BJT传感器精度提升4倍。

本文提出了一种全片上校正的动态温度传感器，解决了传统电阻式温度传感器对工艺角和随机失配敏感、需要离片两点校准和非线性误差去除的问题。该传感器实现了2.98pJ/conversion的超低功耗和0.0023mm2的极小面积，适用于电池供电的IoT和环境监测SoC。

本文提出了一种基于BJT的温度传感器，采用紧凑的连续时间读出方案，避免了传统离散时间读出方案的kT/C噪声限制。该传感器在-55°C到125°C范围内实现了±0.1°C (3σ)的高精度，同时具有0.85pJ∙K²的分辨率FoM，仅需1点校准。

本文提出了一种在65nm CMOS工艺中实现的0.64-0.69THz波束可调相干源，解决了硅基工艺在太赫兹频段信号产生功率低的问题。通过耦合振荡器-辐射器阵列架构，实现了9.1dBm辐射功率和30.8dBm无透镜EIRP，展示了中太赫兹频段的高效信号生成能力。

该论文提出了一种200-350GHz SiGe BiCMOS频率倍频器，采用基于槽线的模式去耦谐波调谐技术，实现了超宽带太赫兹信号生成。该技术有效解决了硅基太赫兹生成中带宽与输出功率的折中问题。

该论文提出了一种采用正交Doherty架构的数字功率放大器（DPA），在28nm体CMOS工艺下实现了4.1W输出功率和33.6%的峰值功率附加效率（PAE），解决了先进CMOS工艺中低击穿电压和高衬底损耗导致的功率与效率瓶颈问题。

本文提出了一种工作在19.7至43.8GHz的宽带功率放大器，采用28nm体CMOS工艺，通过创新的宽带线性化技术解决了5G毫米波FR2频段多频段覆盖问题，支持国际漫游。

该论文提出了一种4位分辨率、8GS/s采样率的射频数模转换器（RFDAC），用于在10微秒内生成具有4GHz带宽的FMCW线性调频信号。该设计解决了传统PLL频率合成在实现快速、宽带线性调频时的局限性。

本文提出了一种1至5GHz全无源频率转换四阶N路径滤波器，通过低功耗时钟提升技术实现高线性度。该滤波器利用基带椭圆低通负载的三个可编程电容（CF、CG、CB）来灵活调节带宽、选择性和带外抑制，解决了宽带可重构滤波器的线性度和功耗问题。

该论文提出了一种用于8K 120Hz显示系统的源极驱动器IC，集成了电源开关快速压摆率缓冲器和8Gb/s有效3抽头DFE接收器，解决了高分辨率高刷新率显示中通道偏移、建立时间不足和带宽限制导致的显示质量下降问题。

该论文提出了一种用于1.26英寸圆形触摸屏的虚拟旋转手势识别触摸读取IC（VRGR-IC），通过将传感器置于边框下方实现手势识别，解决了可穿戴设备小屏幕交互不便的问题。

该论文提出了一种用于自电容触摸屏的控制器，能够在100pF大负载下实现45.8dB信噪比和120fps帧率，同时增强了对带内共模噪声的抑制能力，解决了柔性OLED大尺寸传感器中信号带宽受限和噪声干扰的问题。

本文综述了生物电子学领域的最新进展，重点介绍了软皮肤共形电子和生物可吸收设备，这些技术能够形成闭环反馈网络，用于治疗多种患者状况。论文通过具体临床需求演示了这些新兴技术的独特应用价值。

该论文从信息技术的角度重新审视化学系统，提出将生物化学视为一种信息处理技术，并探讨了利用DNA等生物分子进行编程和自组织的可能性。论文旨在将生物学的信息处理原理引入集成电路设计领域，以启发新的计算范式。

本文探讨了二维（2-D）材料在缩放数字和模拟应用中的潜力，认为其可能取代硅成为缩放MOSFET技术中最有前景的候选材料。论文回顾了2D材料的优势，如高载流子迁移率、天然丰富性等，并讨论了其在未来集成电路中的应用前景。

本文提出了一款超过300层、1Tb容量、3b/cell的3D-NAND闪存，实现了194MB/s的写入吞吐量，解决了高密度存储下的性能瓶颈问题。

该论文提出了一种采用4nm工艺的16Gb/s/pin单端PAM4并行收发器，通过开关抖动补偿和发射机优化解决了PAM4信令中的SNR退化和开关抖动问题，实现了高带宽和高能效的数据传输。

本文提出一种基于4nm工艺的HBM3 DRAM接口，采用电阻调谐偏移校准和原位裕度检测技术，实现了1.15TB/s的高带宽，解决了高带宽内存接口的瓶颈问题。

本文提出一种32Gb/s/pin、0.51pJ/b的单端无电阻阻抗匹配发射机，通过PN-over-NP驱动器实现面积缩减，并采用基于T线圈的边缘增强均衡器，在不消耗静态电流的情况下提升信号质量。

本文提出了一款1.1V供电、6.4Gb/s/pin数据速率、24Gb容量的DDR5 SDRAM，通过高精度占空比校正器和抗NBTI的DLL设计，解决了高速低功耗下PVT敏感性问题，实现了高密度与高速接口。

该论文提出了一款1.1V 16Gb DDR5 DRAM，通过概率性攻击者跟踪、多步预充电和核心偏置调制技术，解决了DRAM中由于行锤攻击导致的安全性和可靠性问题，并实现了刷新管理功能的增强。

该论文提出了一种基于混合信号处理存内计算（Processing-in-Memory）的k-SAT求解器，在65nm CMOS工艺中实现，功耗仅32.5mW。针对30变量126子句的k-SAT问题，该求解器达到了74.0%的求解率，显著优于此前16%的求解率水平，解决了传统硬件求解器对复杂问题求解率低的问题。

本文提出Snap-SAT，一种基于全数字存内计算（CIM）的一次性求解器，用于加速大规模硬布尔可满足性（SAT）问题。该求解器通过能量性能感知设计，在单次操作中完成求解，显著降低延迟和能耗。

该论文提出了一种利用位稀疏符号幅度乘法与双加法器树的神经引擎，通过采用符号幅度表示替代传统的二进制补码算术，显著降低了乘法能耗，并设计了双加法器树结构以高效处理符号幅度加法，实现了8.09TOPS/W的能效。

本文提出通过晶圆级堆叠高密度电容（约750µF）与大型多核处理器晶圆融合，显著降低电源电压下冲和过冲，从而提升处理器性能。该方案采用TSMC N7 CMOS和0.13µm Deep Trench Capacitor技术，实现了822mm²的Colossus Mk2x芯片。

该论文提出了一种异构RRAM存内计算和SRAM近存计算的SoC，用于混合帧相机和事件相机的目标跟踪任务，解决了传统帧相机CNN处理高精度但低吞吐量的问题。该SoC实现了73.53TOPS/W的能效和14.74TOPS的吞吐量。

本文提出了一款1.5µW端到端关键词唤醒SoC，通过内容自适应帧子采样和快速建立模拟前端技术，实现了AFE、FE和NN三个模块的协同优化，显著降低了系统功耗，适用于边缘物联网设备的低功耗唤醒应用。

本文提出了一种基于电荷相关计算的混合信号GPS加速器CCSA，用于信号捕获。通过电荷耦合计算实现高能效的乘法累加操作，达到了394TOPS/W的能效。

该论文实现了一种基于ORBGRAND算法的通用软检测解码器，在40nm CMOS工艺上达到了低于0.8pJ/b的能量效率和16.3Gbps/mm2的面积效率，解决了短长度、高码率码的低延迟、高能效和高带宽解码需求。

本文提出了一种8T eNVSRAM宏单元，在22nm FDSOI标准逻辑工艺中实现，旨在解决超低功耗IoT设备在待机时的高泄漏能耗问题。该设计通过同时全阵列数据恢复功能，在电源关闭前快速保存数据，并兼容标准CMOS逻辑工艺，无需额外制造步骤。

该论文提出了一种采用松弛填充技术的斩波稳定放大器，以解决因放大器延迟导致的输入信号与斩波时钟交互引起的互调失真问题。该技术通过减少输出尖峰，显著改善了线性度，并实现了22.6pA的超低输入电流。

该论文提出了用于测试高分辨率ADC的带通滤波器和振荡器集成电路，实现了低于-140dBc的总谐波失真（THD）在10Vppd输出下。解决了传统测试硬件THD不足且体积大的问题。

本文提出一种基于RC振荡器的紧凑型频率参考，采用单点片上修调技术，在-45°C至125°C宽温度范围内实现±0.28%的精度，芯片面积仅0.01mm²。有效解决了传统RC振荡器需要多点修调或大面积温度补偿电路的问题。

本文提出了一种1.4µW/MHz、100MHz的RC振荡器，通过新颖的补偿技术将-40°C至85°C范围内的频率不准确度降低至±1030ppm，并验证了500小时加速老化后的稳定性，旨在替代晶体或MEMS振荡器用于中高稳定性时钟源。

该论文提出了一种采用二进制搜索辅助的两步注入技术的晶体振荡器，工作在12/13.56MHz，通过精确校准注入频率显著降低了启动能量和时间，解决了传统MHz范围晶体振荡器启动缓慢、功耗高的问题。

本文提出一种自动相位误差校正技术，用于16MHz晶体振荡器的快速启动，在104ppm频率失配下实现17.5微秒的启动时间。该技术解决了传统注入锁定在频率失配较大时效率低的问题，适用于低功耗物联网应用中占空比系统的快速唤醒。

该论文提出了一种工作在22nm CMOS工艺下的32kHz晶体振荡器，总功耗仅为0.954nW。通过采用基于Gm-C的电流注入控制技术，有效解决了传统脉冲注入晶体振荡器在超低功耗下的频率稳定性和启动问题。

本文提出了一种基于BAW技术的可编程振荡器，覆盖0.5-400MHz频率范围，通过分数输出分频器实现4ppm的频率稳定性。解决了宽频率范围内高精度温度稳定性的问题。

该论文提出了一种可扩展的N步均分SSHI压电能量收集电路，通过减少电荷损失实现了1170%的功率提取提升。该技术解决了全桥整流器在压电换能器电流方向变化时产生的大电荷损失问题。

本文提出一种单芯片Qi兼容的40W无线功率发射控制器，采用RMS线圈电流检测和自适应ZVS技术，以提高效率和安全性。通过静态线圈Q因子测量实现异物检测，整体发射端效率提升高达1.7%。

本文提出了一种多输入双极性能量收集器，通过创新的电路架构实现了93.2%的峰值效率，并将MPPT损耗降低了17.9倍，解决了多源能量收集（如RF、TEG、PV）中效率与MPPT损耗之间的矛盾。

该论文提出了一种用于压电能量收集的偏转整流器，采用基于占空比的最大功率点跟踪（MPPT）算法，解决了传统MPPT算法跟踪效率低的问题，实现了98%的峰值MPPT效率。

本文提出一种芯片级联的开关电容变换器，辅助升压技术实现从3.7V电池到1kV高压输出，用于驱动静电和压电执行器。该变换器通过高效无功功率回收，达到>96%的功率效率，解决了微型机器人等领域中极端电压转换和尺寸重量限制的挑战。

本文提出了一种宽范围3电平电流模式升压转换器，采用全状态基相位选择技术，解决了多电平转换器中飞电容电压不平衡导致的导通损耗问题，实现了95.3%的高效率。

该论文提出了一种具有98.6%峰值效率和1.47A/mm²电流密度的Buck-Boost转换器，通过始终降低导通损耗技术，在锂离子电池电压范围内保持高效率。

本文提出了一种连续可变压转换比的开关电容转换器，通过可重构的VCF步进实现宽电压转换比范围内的高效率。该转换器适用于能量收集系统的最大功率点跟踪，支持0.5V至2V的宽输出范围。

本文提出了一种三维无线功率传输（3D WPT）技术，结合噪声消除技术，实现了-62dB的噪声抑制和90.1%的效率，解决了传统单线圈发射机在接收机角度偏移时功率传输受限的问题。

该论文提出一种用于无线能量传输的单级双输出稳压整流器，工作在40.68MHz，效率达90%。通过零电压开关（ZVS）和同步脉冲频率调制（PFM）控制，在单级中实现AC-DC转换和双路稳压输出，解决了传统两级方案体积大的问题。

该论文提出了一种采用Twin-OOK调制的正交不确定中频IR-UWB收发机，旨在解决短脉冲无线通信中的同步困难和能效问题。通过创新的调制和架构设计，改善了链路余量并提升了能效。

该论文介绍了一款完全集成的IEEE 802.15.4/4z标准兼容的6.5-8GHz超宽带（UWB）系统级芯片（SoC）射频收发器，支持精确定位。解决了室内外设备间高精度定位和安全接入的需求，适用于快速扩展的相关应用。

该论文提出了一种128通道、2mm×2mm的无电池神经芯片，通过多载波反向散射通信实现同时多通道传输，解决了传统有线神经接口的尺寸和供电限制。芯片采用无线能量传输和天线共享技术，实现了微型化、电池无源的神经记录植入体。

该论文提出了一种无电池的被动双向BLE标签，实现了平板/智能手机到标签、标签到平板/智能手机以及标签到标签三种通信模式。解决了传统IoT收发器功耗高达数毫瓦、需要电池或频繁充电的问题。

本文提出了一种超低功耗长距离有源RF标签，通过自动天线接口校准技术，实现了20.5%的发射效率（在-22dBm EIRP下）和-60.4dBm的接收灵敏度，接收功耗仅为17.8nW。该设计针对事件驱动的物联网应用，如远程控制和牲畜监测，旨在延长电池寿命并降低维护成本。

本文提出了一款覆盖0.7至2.5GHz的滑动数字中频正交数字发射机，针对多模NB-IoT应用实现了超过40%的系统效率。该设计通过创新的架构同时支持NB-IoT和BLE多频段，解决了低功耗广域物联网终端的灵活性需求。

本文提出了一种基于分布式N-path噪声消除架构的超低功耗接收机，工作频率0.4-0.95GHz，采用集成无源器件，实现了-85dBm/100kb/s灵敏度、-41dB SIR和174dB RX FoM，在22nm CMOS工艺中制造。解决了传统超低功耗接收机依赖片外高Q无源器件、频率可调性差的问题。

该论文提出了一种耳后贴片式心理健康监护集成接口，通过275倍输入阻抗提升和自适应M技术解决了传统接口在高频区域阻抗不足的问题。同时采用10b DR-EPFL双CDAC环路结构（6b粗调和4b精调），并针对PPG通道中光电二极管寄生电容导致的线性度恶化进行了优化。

提出了一种无刺激散射的像素共享亚视网膜假体SoC，采用基于时间的光电二极管传感器，实现了35.8dB动态范围。解决了传统视网膜假体中刺激散射导致图像模糊和像素利用率低的问题。

本文提出了一种在0.18µm CMOS工艺下实现的1V电源电压、136.6dB动态范围、4kHz带宽的ΔΣ电流数字转换器。通过采用截断噪声成形的基线伺服环路技术，解决了低摆动电流信号在大慢变基线上的高动态范围读出难题，满足了光电容积描记、电化学传感等应用的需求。

本文提出了一种用于可穿戴生物电位读取的1V电源、1.85Vpp输入范围、1kHz带宽的二阶噪声整形SAR ADC，实现了181.9dB的FOMDR和179.4dB的FOMSNDR，解决了传统ADC在低电压下输入范围不足和能效低的问题。

该论文提出了一款384通道的在线尖峰分类（OSS）集成电路，采用无监督Geo-OSort聚类算法，实现了低复杂度、硬件高效的片上处理，解决了高密度神经记录系统中数据传输带宽和实时闭环应用的瓶颈。

该论文提出了一款名为SciCNN的患者无关癫痫追踪SoC，实现了无需重新训练的零样本（0-shot）癫痫检测。解决了现有患者特异性癫痫检测SoC需要针对每个患者重新训练的问题，可适用于不同患者。

该论文提出了一种面向外周神经系统的束选择性双向神经接口集成电路，采用具有173dB品质因数的噪声整形SAR ADC，实现了1.38pJ/b的高能效数据传输。解决了传统神经接口在选择性刺激和低功耗高精度记录方面的挑战。

该论文在16nm工艺上实现了32Mb嵌入式STT-MRAM，具有6ns读访问时间、1M次写耐久性和150°C下20年数据保持能力，并提出了MTJ-OTP解决方案，解决了汽车MCU对高可靠非易失性存储的需求。

该论文提出了一种基于22nm工艺的8Mb STT-MRAM近存计算宏，支持8位精度和46.4-160.1TOPS/W的能效，适用于边缘AI设备。通过非易失性存储器实现神经网络参数断电存储，并快速响应设备唤醒，解决了边缘AI低功耗和高能效需求。

该论文提出了一款基于HZO材料的9Mb嵌入式铁电存储器(FeRAM)，采用ECC辅助数据刷新和偏移技术，实现了10^12次循环的耐久性和5/7ns的读写速度。通过生成与温度相关的跟踪电压并动态调整写入电压，有效降低了ECC错误率，提升了存储器的可靠性和性能。

本文提出了一款基于28nm工艺的2Mb STT-MRAM存内计算宏，通过改进的位单元设计，解决了标准1T-1MTJ位单元无法满足二值神经网络CIM操作需求的问题，实现了22.4-41.5 TOPS/W的高能效AI推理。

本文提出了一种基于太赫兹Cryo-CMOS的后向散射收发器，实现了4K至300K温度范围内的无接触数据接口，解决了低温大规模系统（如量子计算机）中物理连接线缆瓶颈问题。该设计利用后向散射技术避免了直接导线连接，支持低温与室温之间的高速数据传输。

本文提出了一款28nm体CMOS集成电路，用于完全控制超导量子处理器的单元单元。该芯片旨在解决大规模超导量子计算机扩展中的控制难题，通过集成多通道控制信号生成和读出功能，支持低温环境下的高效量子比特操作。

本文提出了一种基于极坐标调制（Polar Modulation）的低温量子比特状态控制器，采用28nm体CMOS工艺实现，可在3-4K低温环境下工作，旨在解决超导量子计算系统中控制器硬件从室温到低温的规模化集成问题。该设计通过高度集成的cryo-CMOS ASIC，提升了量子比特驱动能力，为量子计算系统的扩展提供了可行方案。

本文提出一种用于超导量子比特的低温控制器IC，通过直接合成方式无需存储器即可生成DRAG脉冲，解决了在相干时间内实现高速高保真度量子门操作对短脉冲（<20ns）的严苛需求。

本文提出了一款用于经典-量子接口的12.8-16.5GHz低温CMOS压控振荡器(VCO)，无需校准即可实现202dBc/Hz的优值(FoM)。该VCO旨在解决大规模量子比特阵列操控中的去相干误差问题，支持高保真度量子计算。

本文提出了一种基于单LC-VCO的亚采样PLL和环形振荡器子采样的LO发生器，覆盖0.6至7.7GHz频率范围，实现了135fsrms的抖动性能，解决了5G FR1全频段LO生成的高效设计挑战。

提出了一种基于逆常数斜率数字时间转换器（DTC）的Bang-Bang数字锁相环（BBPLL），实现了76.7fs的积分抖动和-71.9dBc的带内分数杂散，解决了分数-N模式下量化误差导致性能降级的问题。

本文提出一种采用32kHz低频参考的2.4GHz分数N非均匀过采样PLL，通过增益增强的鉴相器和环路增益校准技术，解决了传统过采样PLL中因低频参考导致的电压噪声引起的抖动恶化问题。

本文提出一种9.25GHz数字锁相环，采用多DTC拓扑实现分数杂散消除，通过重新对齐参考和分频器边沿来改善集成抖动，满足高速移动通信对低抖动本地振荡器的要求。

该论文提出了一种工作在0.4V超低电源电压下的锁相环（ULV-SS-PLL），通过创新的电路设计同时实现了低功耗、低抖动和低参考杂散，适用于物联网等电池供电或免电池应用。

该论文提出了一种3-wafer堆叠的混合图像传感器，集成了15MPixel的CMOS图像传感器(CIS)和1MPixel的事件视觉传感器(EVS)，实现了4.6GEvent/s的高速读出。通过像素内TDC和片上ISP/ESP功能，解决了同时获取高分辨率图像和事件流的问题。

本文提出了一种35.6M像素RGB混合事件视觉传感器，采用4.88μm像素间距的事件像素，实现了高达10K事件帧率，解决了传统图像传感器在低光和高帧率下灵敏度不足的问题。

本文提出了一种2.97µm像素间距的事件视觉传感器，通过共享像素前端电路实现紧凑设计，并引入低噪声强度读出模式以提升图像质量。解决了传统事件传感器像素面积大、噪声高的问题，实现了高动态范围与高空间分辨率。

本文提出了一种基于4-光电二极管像素结构的50M像素CMOS图像传感器，有效像素尺寸为1.28µm（通过0.64µm的单位像素合并实现）。该传感器通过前端深沟槽隔离技术(FDTI)实现了0.98e-的超低时间噪声和20Ke-的大满阱容量，解决了小像素尺寸下高信噪比与动态范围的矛盾，适用于高端移动设备的多摄像头系统。

本文提出了一种工作在3.08-3.86THz频段的16.4k像素数字实时CMOS图像传感器，实现了73dB动态范围，解决了太赫兹CMOS图像传感器在3-4THz频段缺失的问题，并优化了片上天线辐射效率与带宽的权衡。

该论文提出了一种400×200分辨率、600fps帧率、117.7dB动态范围的SPAD X射线探测器，采用无缝全局快门和时间编码外推计数器，解决了高动态范围X射线成像中的光强范围受限问题。在低光条件下直接计数光子，高光条件下通过外推计数扩展动态范围。

该论文提出了一种峰值功率仅55pW/像素的纯能量采集图像传感器，集成了近传感器新颖性/边缘检测功能和无DC-DC转换器的最大功率点跟踪（MPPT）技术，解决了分布式视觉传感器节点在电池成本和尺寸限制下的超低功耗需求。

提出了一种双端口CMOS图像传感器，通过基于回归的HDR通量到数字转换和80ns快速更新逐像素曝光，解决了传统后处理HDR在快速运动和变化照明场景下的失效问题。

本文提出一款采用3抽头前馈均衡（FFE）和18抽头判决反馈均衡（DFE）的112Gb/s串行链路收发器，支持高达43dB插入损耗的信道，采用7nm FinFET工艺实现。该设计通过模拟均衡器替代传统ADC/DSP架构，在满足高速率传输的同时降低功耗。

论文提出了一种基于DSP的112Gb/s PAM-4收发器，采用5nm FinFET工艺，实现了4.63pJ/b的能效。针对ADC采样保持开关线性度问题，提出了自适应共模偏置技术以提升接收性能。

该论文提出了一种基于延迟线的5抽头接收端前馈均衡器，用于200Gb/s的高速有线通信，解决了传统判决反馈均衡器在高速率下的时序限制问题。通过连续时间域实现，避免了多相时钟和采样保持电路，实现了低功耗和高能效。

该论文提出了一种采用4nm工艺的32Gb/s 8Tb/s/mm die-to-die芯片间互连方案，使用NRZ单端收发器并集成均衡方案和训练技术，解决了高带宽密度、低功耗的芯片间通信问题。

本文提出了一种在高信道损耗下实现快速锁定的时钟数据恢复（CDR）电路，采用Flash频率获取技术，在5nm FinFET工艺中实现了37.8dB信道损耗和0.6µs锁定时间。解决了传统CDR在高损耗下因缺乏先验均衡而难以锁定至大幅频率偏移数据的问题。

本文提出了一种用于短距离应用的52Gb/s PAM-4波特率时钟数据恢复电路，采用基于模式的相位检测器实现低功耗和高效率。该设计在0.83pJ/b的能效下实现了52Gb/s的数据速率，解决了短距离高速互连中的时钟恢复和数据恢复问题。

该论文提出了一种128Gb/s PAM-4发射机，采用可编程宽度脉冲发生器和模式相关预加重技术，以降低高速PAM-4信号中的数据相关抖动和符号间干扰，从而提高眼图质量。

提出了一种采用3+1混合FFE抽头的100Gb/s PAM-8发射机，在40nm工艺下实现1.6Vppd高摆幅输出，解决了低工艺节点下PAM-8驱动器设计难题。

该论文提出一种基于22nm工艺的832Kb混合域浮点SRAM存内计算宏单元，通过融合浮点计算与存内计算架构，解决了AI边缘设备中能效与精度难以兼顾的问题。

该论文提出了一种采用28nm工艺的64kb SRAM计算内存宏，集成了数字域浮点计算单元和双位6T-SRAM单元，实现了31.6 TFLOPS/W的能效。它解决了传统SRAM-CIM只能高效支持整数精度MAC运算的局限，将计算能力扩展到浮点域，从而更适合检测、分割等复杂AI任务。

本文提出了一种28nm工艺下2-8比特可扩展的数字SRAM存内计算宏单元，通过无乘法神经网络设计方法和动态逻辑近似电路实现向量-向量运算，解决了数字CIM中近似计算精度损失和能效瓶颈问题。

本文提出了一款基于4nm工艺的SRAM数字存内计算宏，支持位宽灵活性，实现了6163 TOPS/W/b的能效和4790 TOPS/mm²/b的面积效率。通过混合阈值电压设计和加法器树流水线优化，平衡了性能与漏电。

该论文提出了一种基于水平权重移位和垂直特征移位的分离字线6T-SRAM计算存储单元宏，用于边缘AI设备中的深度可分离卷积操作，解决了传统SRAM CIM对深度可分离卷积支持不足、精度与参数权衡的问题。

该论文提出了一种PVT不敏感的8b字并行模拟计算存内（ACIM）设计，通过将全局VREF路由从8b 256节点大幅减少至16节点，实现了16倍面积缩减，同时避免了多转换和数字位移带来的时钟复杂度、增益、偏移、线性度和系统能量问题，最终在70.85–86.27 TOPS/W的能效范围内实现高性能计算。

本文提出了一种基于XOR推导的相似性感知计算内存架构（CV-CIM），用于实时成本体积构建，解决了立体视觉处理中内存带宽和运算量的瓶颈问题。该设计在28nm工艺上实现了高能效的相似性计算。

提出了一种基于Delta-Sigma调制技术的计算内存(∆ΣCIM)SRAM宏，利用输入特征的渐进变化特性，通过近零均值输出和LSB优先ADC实现低功耗高精度矩阵向量乘法，解决AI边缘设备中数据移动能耗大的问题。

该论文提出了一种基于连续时间锁存器的伊辛机（CTLE-Ising），具有1440个自旋，并实现了单次全并行自旋更新，用于高效解决组合优化问题。相比超导量子比特伊辛机需要极低温和高功耗，该设计可在室温下低功耗运行。

本文提出一种11.5至14.3GHz的双核增强Class-F压控振荡器（VCO），通过共模噪声自消除技术实现了192.8dBc/Hz的FoM（@1MHz偏移），解决了移动设备中对低功耗、小面积和低相位噪声本地振荡器的严格要求。

本文提出了一种22.4至26.8GHz的双路径同步四核振荡器，通过创新的双路径同步技术和四核耦合架构，有效抑制了频率失配引起的相位噪声恶化，并提升了谐振腔品质因数，最终实现了-138dBc/Hz的相位噪声和193.3dBc/Hz的FoM。

该论文提出了一种28GHz可扩展芯间整形多核振荡器，通过DM/CM配置耦合技术实现优异的相位噪声性能。解决了毫米波通信中本振相位噪声要求高和功耗优化的问题，实现了193.3dBc/Hz的高FoM。

该论文提出了一种基于多谐振、多核、多模式（3M）技术的谐波提取VCO，工作频率83.3-104.7GHz，实现了-124dBc/Hz的相位噪声和190.7dBc/Hz的FoMT，解决了W波段VCO宽调谐范围与低相位噪声之间的权衡难题。

该论文介绍了特斯拉DOJO超算系统中的D1机器学习训练处理器，采用7nm工艺和波时钟分布技术，实现了354个计算节点和440MB分布式SRAM的高性能、可扩展架构，旨在解决自动驾驶AI训练的高算力需求。

该论文介绍了一款名为NDP200的超低功耗边缘AI处理器，专为计算机视觉应用设计，能够在1mW功率下持续运行。该处理器解决了门铃摄像头等功耗受限设备对低延迟推理的需求。

本文介绍了NVLink-C2C，一种支持40Gbps/pin单端信令的片间互连技术，实现了CPU和GPU之间的高带宽、低功耗、低延迟连接，并提供统一的缓存一致性内存地址空间，简化了AI和HPC应用的编程。

本文介绍了Intel首款ASIC IPU设备E2000，这是一款与Google协同设计的200G产品，于2022年量产。该设备集成了丰富的包处理流水线、RDMA和NVMe存储卸载能力，以及基于ARM Neoverse的计算复合体，允许客户软件执行从复杂包处理到设备管理等多种功能，采用TSMC 7nm工艺。

1Tb 4位/单元162层3D闪存，采用中央阶梯结构和CTW架构，实现15Gb/mm²面密度和60MB/s编程吞吐量。

3D集成的硅光子-CMOS平台实现100Gbps PAM4光发射机

开发了一种集成指纹传感器前端、高速处理器和安全元件的单芯片生物识别智能卡SoC。

一篇关于在5纳米FinFET工艺中实现224Gb/s PAM4 ADC基SerDes接收器的论文

首款采用T-coil技术的16Gb GDDR6 DRAM，通过合并多路复用器TX和优化WCK操作实现27Gb/s/pin带宽

开发了一种高效能、多程序运行时可重构的通用数字信号处理器（UDSP）。

介绍了一种192-Gb 896-GB/s的HBM3 DRAM，采用低功耗高可靠性设计。

提出基于GDDR6的1.25V 8Gb 16Gbps内存加速器，支持深度学习操作并优化性能。

一款用于中短距离电气链路的112Gb/s PAM-4收发器，采用RX四抽头FFE和两阶段16路交织技术。

提出一种200Gb/s模拟DP-QPSK相干光接收机，采用四路时间交错采样和子采样方案，实现低功耗和高能效。

一种采用28nm CMOS工艺的56GHz分数N锁相环，具有110fs抖动和低相位噪声。

首款用于癫痫预测的神经信号处理器，集成预处理、特征提取、可重构SVM核和后处理单元，提升预测性能。

一款4纳米工艺的多模式8k-MAC神经处理单元，支持多种精度计算并优化硬件利用率。

提出一种基于环形振荡器的超低抖动注入锁定时钟乘法器，采用功率门控注入方法实现宽注入带宽和低抖动。

提出一种基于LMS算法的自适应滤波器，用于消除LPDDR5移动DRAM中的电源噪声引起的抖动。

提出一种结合深度学习与通用计算的脉动神经网络CPU处理器，提升机器学习任务性能。

基于阈值实现的神经网络加速器，有效抵御功耗和电磁侧信道攻击。

提出一种能效优化的Transformer处理器，通过动态弱相关性处理降低计算能耗

DIANA是一款结合数字与模拟计算的端到端混合神经网络SoC，适用于边缘计算。

提出一种低功耗实时深度信号处理SoC，用于高效获取密集RGB-D数据。

POWER10处理器通过数字下垂传感器和核心节流技术提升频率并降低电压。

全自动硬件驱动时钟门控架构，显著降低动态功耗。

2022 IEEE ISSCC精选论文特刊介绍，涵盖数字架构、机器学习、存储器及有线通信等领域。

提出ReDCIM架构，实现高效、高精度、高灵活性的云端AI加速。

RePQC是一款支持多种数学问题的后量子密码处理器，具有高灵活性和能效。

提出一种在睡眠模式下通过反向电流回收能量的架构，显著降低系统能量损耗。

IEEE固态电路期刊由IEEE固态电路协会出版，介绍了其组织结构和领导团队。

一种用于高密度CMOS神经元探针的ADC前端，具有原位数字化和电极偏移电压补偿功能。

提出一种反相降压-升压驱动GaN驱动器，采用Vth跟踪技术降低漏电流至亚1μA，并集成EMI抑制功能。

提出一种高效无线能量与数据传输系统，采用电流调制能量复用技术，提升植入式医疗设备性能。

一款16nm SoC，用于噪声鲁棒的语音和NLP边缘AI推理，采用贝叶斯声音处理技术

提出一种低功耗实时手势识别系统，结合混合分类器和多数投票方案，显著提升识别精度。

本文提出了一种基于双LC谐振腔的宽带功率放大器，采用低损耗四路功率合成器，实现了211至263 GHz的高效功率放大。

提出一种基于9T-SRAM存内计算的区域提议网络，用于神经形态视觉传感器的能效优化。

40纳米工艺下91毫瓦功耗的90帧/秒全高清超分辨率加速器

提出一种40.68MHz主动整流器，采用周期定时控制提升效率和电压转换比。

一种具有高共模干扰容忍度的433μW生物电位放大器

一款40nm CMOS工艺的60-MS/s 5-MHz带宽噪声整形SAR ADC，集成高线性输入缓冲器。

40nm CMOS工艺宽带瓦级4096-QAM数字功率放大器，采用可重构功率合成变压器。

一款采用28nm CMOS技术的D波段雷达-通信联合收发器，具有双功能模式复用器、高输出功率PA和高增益混频器。

提出一种动态精度位串行计算硬件加速器，用于求解偏微分方程

提出一种采用前馈控制和权重再分配算法的数字LDO，以提高线路调节性能。

一款全集成宽带数字极化发射器，采用C-DAC数字相位转换器和宽带开关变压器数字功率放大器。

一种基于圆形三重耦合变压器技术的低相位噪声毫米波四核VCO

提出一种毫米波信号生成与相位自对准技术，用于可扩展相控阵系统。

提出一种用于超结MOSFET的主动斜率控制门驱动IC，通过离散时间反馈技术降低开关损耗。

提出一种可配置混合能量同步提取接口电路，支持多源能量采集

Jaehyouk Choi教授被任命为IEEE JSSC期刊的新副编辑，专注于模拟/混合信号集成电路研究。

IEEE JSSC期刊的出版信息及编委会成员介绍

一款集成声学活动检测器的亚微瓦级关键词识别芯片，实现高精度与超低功耗。

一种用于BTEX气体检测的高能效电阻-数字转换器

16nm FinFET CMOS工艺下112Gb/s 4-PAM线性TIA，支持下一代数据中心光接收器。

一款采用三态SAR逻辑和开环逆变器残差放大器的13位高速流水线-SAR ADC。

提出了一种采用前馈相位误差消除技术的16GHz数字锁相环，提升了相位噪声性能。

一种采用局部正反馈环的斩波放大器，实现高输入阻抗和低输入波纹。

提出一种基于快速锁定频率锁定环和Δ-Σ分数分频器的可编程温度不敏感时钟发生器

本文提出了一种23-40GHz相控阵接收器，采用14位相位增益管理器和宽带噪声消除低噪声放大器。

提出一种低抖动、低带外噪声的双核分数-N数字PLL，采用新技术优化功耗与噪声。

提出一种新型SRAM-CIM结构，提升能效并降低计算延迟。

提出一种基于混合内存计算的始终开启图像处理器，用于神经形态视觉传感器的图像恢复和区域提议。

一种高效单模式双路径升降压转换器，适用于锂离子电池供电的移动设备。

提出一种使用nH级电感的高集成度混合DC-DC转换器，峰值效率达91.2%。

一种抗抖动40Gb/s基于ADC的多载波接收前端，支持三频带信号传输。

提出一种像素化单片CMOS PPG传感器，用于空间特征采集

一种串联-并联切换光伏DC-DC转换器，通过周期性地将光伏电池并联以平衡电压并在不匹配条件下提取最大功率。

一种基于阈值、采用65nm CMOS工艺的光电二极管阵列生物发光检测器，用于微型可摄入胶囊。

一款适用于多模式/多频段无线通信的宽带高效数字发射机。

一种基于深度学习的能效优化超分辨率加速SoC，用于移动平台的高质量图像重建。

首款全集成400V至12V DC-DC转换器，采用高压CMOS工艺，提升功率密度和效率。

提出一种毫米波正交混合模式发射机，具有分布式寄生消除和LO泄漏自抑制功能。

本文介绍了一种全固态直接飞行时间激光雷达系统，通过创新的发射器和接收器设计，实现了低功耗和高分辨率。

T-PIM是一种支持端到端设备上训练的高效能存内计算加速器

提出TT@CIM处理器，通过张量分解和位级稀疏优化提升内存计算能效

IEEE JSSC期刊特辑论文聚焦高效能计算与传感器技术。

5nm CMOS工艺下基于逆变器的短距离双向通信物理层，实现50.4Gb/s/线速率和0.297pJ/bit能效。

本文提出了一种16GB HBM3 DRAM设计，通过源同步总线和片上纠错技术实现1024 GB/s带宽。

28GHz四通道波束成形前端IC，采用双矢量可变增益移相器技术，实现高效率和低噪声。

基于接触失效概率的物理不可克隆函数（PUF）通过理论分析确定丢弃范围，实现高稳定性和小面积设计。

本文展示了一种39GHz CMOS相控阵波束成形器，针对5G DP-MIMO应用，采用共享LUT DPD技术和双向Doherty PA-LNA设计以提高能效和面积效率。

提出一种PVT鲁棒的电容退化动态放大器，用于低功耗流水线SAR ADC，实现65dB SNDR和79.8dB SFDR。

Intel 4 CMOS工艺下7Gbps抗侧信道攻击的乘法掩码AES引擎

4nm FinFET CMOS工艺中实现72GS/s 8位DAC的200Gb/s有线发射机

本文提出了一种采用连续时间噪声整形技术的SAR ADC，通过去除采样开关和占空比设计实现高性能。

提出一种高效48V至1V混合转换器，结合三电平降压与Dickson转换器，减少元件数量并提升效率。

提出一种高效执行Transformer的DNN加速器，采用每向量缩放量化技术，实现高能效推理。

提出一种基于C-2C电容梯度的8位SRAM存内计算宏单元，实现高能效与计算精度平衡。

提出一种用于微机器人静电驱动的高压生成与多路复用芯片，支持可编程物质应用。

一种新型混合飞行时间传感器实现30米长距离3D深度测量，适用于高环境光条件。

一种无参考时钟、自校准的片上相位噪声测量电路，实现242-fs周期性抖动。

一种采用VTCTDC辅助的四路交织38 GS/s 7位SAR ADC，具有13 GHz有效分辨率带宽和60 mW功耗。

提出一种高线性度双相位插值器，结合低噪声宽带延迟锁相环，实现3.5-11GHz频段内的高精度时钟生成。

提出一种采用无线滞环控制技术的6.78MHz无线能量传输系统，实现高效能与快速瞬态响应。

本文提出了一种时间交织架构，解决了连续时间ΣΔ调制器中噪声整形SAR量化器的速度-分辨率瓶颈问题。

一种用于高效神经信号采集的AC耦合一阶Δ-Σ读出IC

八核RISC-V处理器在末级缓存附近进行乘加运算，显著降低能耗。

基于Intel 4 CMOS工艺的高能效高带宽6T SRAM设计

提出一种用于深层组织氧合和缺氧诊断的GalEPR光谱仪，显著提升频率与穿透深度。

2022年VLSI技术与电路研讨会特刊介绍，首次合并技术与电路会议并线上线下同步举行。

Bodhisatwa Sadhu博士成为IEEE JSSC期刊新副编辑，专注于RF和毫米波电路与系统研究。

首款基于CNN的硬盘驱动器读取通道ASIC，错误率降低30.3%

IEEE固态电路期刊的出版信息及编委会成员介绍

提出超低功耗和小面积模拟音频特征提取芯片，用于关键词识别。

一款基于MEMS的超低功耗收发器，集成唤醒功能，支持FSK/OOK调制。

一款用于短距离可重构FDD无线网络的2Gbps超宽带收发器

28GHz模块化多波束中继阵列解决毫米波通信非视距问题

提出一种48 Gb/s PAM-4接收器，采用可调预游标的波特率相位检测器，优化垂直眼图开口。

一种高效能、低噪声的双极性输出升压转换器，用于移动应用中的薄膜晶体管电路供电。

本文提出了一种用于量子计算控制的4.2K低温CMOS PLL。

28nm CMOS工艺下静态无竞争差分触发器，适用于低电压低功耗应用。

一款四通道双向D波段相控阵收发器，支持200 Gb/s无线数据传输。

提出一种全比特灵活的内存计算宏单元，具有高能效和小面积。

提出一种用于LPWAN基站的全双工自干扰消除芯片，采用分层消除技术实现高分辨率。

提出新型非正交矢量合成方法实现K波段360度低相位误差移相器

一种用于5G NR OFDM的毫米波三路Doherty功率放大器，具有高效率和低失真特性。

采用自校准技术和存储电容阵列的SCPA，支持64-256-1024-QAM信号。

提出一种超低功耗太阳能收集器架构，通过减少寄生电容切换损耗实现高效能量收集。

提出一种26-33 GHz宽带MIMO接收器阵列，利用时间调制实现多波束并发和快速波束扫描。

提出一种基于电荷域计算的三元神经网络分类器，实现高效低功耗的MNIST分类。

一款用于非侵入式脑功能成像的集成芯片，支持高时空分辨率时间域光学成像。

提出负裕度时序错误检测方法，提升神经网络加速器性能并降低功耗。

一款用于时间分辨拉曼光谱的256通道CMOS SPAD线传感器，具有可调时间分辨率和实时暗计数测量能力。

DepFiN处理器采用深度优先执行模式优化高分辨率CNN推理，显著降低内存带宽和能耗。

2022 RFIC研讨会精选论文扩展版，涵盖低功耗RF到高数据率毫米波无线系统创新。

提出一种双向8T SRAM-CIM宏单元，实现全阵列布尔逻辑运算和原位存储，提升计算效率和能效。

提出一种非均匀时间逼近滤波器技术，用于毫米波接收机以抑制干扰信号。

提出一种可编程存内计算加速器PIMCA，用于低精度DNN推理，实现高能效计算。

本文提出了一种用于蓝牙低能耗发射器的全数字锁相环设计，通过新型时间数字转换器和校准方案降低分数杂散。

IEEE JSSC期刊的出版信息及编委会成员介绍

一种用于干电极生物阻抗监测的高输入阻抗、低噪声传感器接口IC

提出一种超高分辨率、高能效的连续时间带通电容-数字转换器。

一种低功耗N路径谐波抑制变压器混频器优先接收器，适用于窄带物联网应用。

一种低功耗高精度的12V 2.87μW 94.0dB SNDR离散时间2-0 MASH ΔΣ ADC

本文提出了一种抗干扰高灵敏度的BFSK多通道唤醒接收器，适用于LPWAN应用。

一款20GHz整数N分频PLL，采用双沿采样相位检测器和新型反馈分频器重定时方法，实现209fs随机抖动。

提出一种15位自定时增量式ADC，适用于事件驱动应用，功耗低至496μW。

提出一种6.78MHz无线电力传输系统，采用差分D类功放和延迟调谐整流器，实现高效无线相位控制。

介绍了一种基于时间模式算术单元的低抖动、低杂散分数N锁相环。

本文提出了一种紧凑型超声接收器模拟前端电路，具有线性dB连续增益控制。

提出一种采用异步流水线逐次逼近技术的8位8GS/s时域ADC，突破传统速度限制

提出一种具有双转换可重构DC-DC转换器和基于时间的瞬时线性外推MPPT方法的热电能收集接口。

提出一种毫米波调频发射阵列，实现超高分辨率角度检测和通信一体化。

首款支持双棘轮协议且具备后向保密性的物联网节能加密处理器

一种无需输出电容的可综合数字LDO，采用比较器触发振荡器实现高效调节。

提出一种降低电感电压和电流的SC-并联电感混合降压转换器，采用系列连接飞电容和并联SC路径，实现高效能和小体积。

提出一种宽带毫米波电流电压传感器，支持单端接口，抗VSWR干扰，用于高性能射频前端。

介绍了一种低功耗全集成毫米波参数上变频电路的设计方法。

提出一种基于逆变器的低温低噪声放大器，用于超导量子比特读出。

本文提出两种双光电二极管差分光接收器，实现双倍光检测面积，支持千兆光无线通信。

首款全集成电子-光子超声接收器阵列，用于内窥镜应用。

提出一种改进线性度的CMOS相位插值器，采用积分模式实现高相位线性度。

Neale A. W. Dutton 被任命为 IEEE JSSC 期刊的新任副编辑，专注于 CMOS 图像传感器研究。

SamurAI是一款多功能物联网节点，结合低功耗事件驱动和嵌入式ML加速，满足多样化能耗和处理需求。

本文介绍了IEEE固态电路学会的组织结构和领导团队。

提出基于数字存内计算的Transformer加速器TranCIM，支持动态稀疏注意力计算，显著降低能耗。

提出一种无需相反温度系数电阻的RC振荡器，通过三点数字修调和温度补偿技术提高频率稳定性。

提出一种零误码率的CMOS物理不可克隆函数ASCH-PUF，采用双模式自动自检自愈技术。

一款用于量子计算的1GS/s 68位低温CMOS SAR ADC，支持多通道频率复用输入。

提出一种基于16反向散射技术的1mm²片上系统，实现高精度连续血糖监测。

介绍了一种220 GHz滑动中频正交收发芯片组，支持高阶调制，采用0.13µm SiGe BiCMOS工艺。

一种25Gb/s单端PAM-4接收器，采用时间窗LSB解码器，提升高速内存接口能效。

28纳米8位浮点张量核心CNN训练处理器，提升能效与速度

提出一种利用变压器实现Class-F操作的30GHz低相位噪声正交DCO，通过相位偏移解决闪烁噪声问题。

提出一种采用保护再循环技术的高转换比升压转换器，适用于宽输入电压范围，保护eGaN功率FET并提升效率。

7纳米FinFET工艺下开发的3D堆叠SRAM模块，采用电感耦合技术实现低功耗高速通信

提出一种具有宽范围精细基线跟踪能力的阻抗体积描记IC，用于颈带式心血管监测。

提出一种基于混合集成ADC和输入的位串行SRAM计算设计，提升能效和精度。

本文介绍了一种基于HV-SOI ASIC的微型3D MRI扫描仪，具有高分辨率和快速成像能力。

便携式CMOS自旋共振系统实现高分辨率光谱和成像

提出一种可重构相位时间阵列发射机，实现无密钥物理安全通信与快速多接收器定位。

一篇关于6至31GHz反射模式N路径可调滤波器的IEEE JSSC论文，采用45nm SOI技术实现。

提出一种采用紧凑多模磁耦合LC网络的四核毫米波压控振荡器，实现宽调谐范围和低相位噪声。

本文提出了一种基于超低电压的2.4GHz射频接收器前端架构，通过消除闪烁噪声，实现了窄带通信标准的零中频拓扑。

本文提出了一种用于5G/6G无线系统的可重构相控阵芯片间接口技术。

本文提出了一种基于八路径架构的多标准数字射频发射器，覆盖300 MHz至1.5 GHz频段，谐波和C-IMD3失真产物抑制优于-40 dBc。

提出一种动态功耗降低技术，通过自适应字线脉冲控制减少双端口8T SRAM的读写功耗。

提出自整流铁电隧道结交叉阵列，实现双模式操作（TCAM/BCAM/PUF），具有超高密度和低能耗。

2022年欧洲固态电路会议精选论文，涵盖智能电子技术的前沿研究。

IMPACT是一款22nm FD-SOI工艺的低精度边缘CNN加速器，具有813 TOPS/W的计算效率。

IEEE JSSC期刊的出版信息及编委会成员介绍

一种基于时间交错多级开关电容的0.2-2 GHz可编程射频延迟元件，实现百纳秒级宽带延迟。

提出一种采用斐波那契编码的单端串扰消除技术的高密度互连收发器。

提出一种适用于物联网MEMS加速度计的动态放大器闭环读取电路，解决增益变化问题。

提出一种基于自偏置CMOS的nA级温度无关电流基准，显著减小面积。

基于EKV模型设计55nm CMOS工艺的120GHz Class-F倍频器，输出功率达7.8dBm。

一款采用异质结架构的300GHz CMOS接收器，集成三个PLL以缓解相位失配问题。

研究了一种改进SSO噪声和参考电压裕度的PAM-3收发器，采用地参考信号和电容峰值技术。

本文提出了一种基于Toom-Cook乘法器的低功耗、小面积Saber后量子加密加速器。

一款38GS/s 7位流水线-SAR ADC，采用速度增强型自举开关和输出电平移位技术

提出一种支持528 Gb/s的双极化硅光子相干接收前端，优化噪声和谐波失真。

本文首次提出了一种适用于5G微基站的高线性度接收机，通过三种技术实现了宽频带和高线性度。

22nm FD-SOI工艺的无预失真数字MIMO发射机，采用DTC校准实现高线性与低功耗。

研究振荡器和分频器中注入锁定的时变模型及其优化应用。

提出一种基于32×32可重构PE阵列的时域波前计算加速器，用于解决最短路径等问题。

提出一种高线性度连续时间16调制器，采用输入电压跟踪技术消除非线性。

提出一种双模式VCO，通过对称8字变压器和电容阵列补偿模式不平衡，实现宽带低抖动频率合成。

设计了一款60 GHz 64-QAM极坐标发射机，采用28nm CMOS工艺，实现高效无线通信。

提出首个全集成同步电荷提取接口，提升能量提取效率和输出功率。

提出一种低功耗、工艺和温度不变的高分辨率线性相位插值器，适用于多天线系统。

Ben Keller被任命为IEEE JSSC期刊的新副编辑，专注于数字电路和机器学习加速器研究。

提出一种基于SPAD的高效单光子敏感成像器，实现100%占空比和低功耗量子成像。

IEEE固态电路期刊由IEEE固态电路学会出版，提供会员信息和学会领导层介绍。

TinyVers是一款超低功耗多功能SoC，支持边缘设备的机器学习应用。

90nm SiGe BiCMOS工艺下实现的0.4-4 THz p-i-n二极管倍频器，具有高谐波辐射能力。

一种基于电阻的超低压温度传感器，适用于能量收集物联网设备，具有高精度和低功耗。

一种采用集成电压调制技术的低功耗单端发射器，适用于内存接口。

一款基于SiGe工艺的D波段12倍频链，采用推挽式倍频器和三倍频器设计。

一种低功耗小面积微束形成收发器ASIC，用于3D经囟门超声成像。

一种1V供电、107µW功耗的15位伪伪差分增量缩放ADC

一种高功率噪声效率的直接数字化生物阻抗读出IC，采用ΔΣ调制和反馈电流导向DAC技术。

提出一种基于SPAD的量子随机数生成器，采用量子随机触发器方法，并通过建模和补偿熵降级实现高效随机数生成。

提出一种嵌套式Delta-Sigma调制器结构，通过混合模拟数字设计实现高能效和低失真。

提出一种用于DNN加速器的4位混合信号MAC宏，仅需一次ADC转换完成512次4×4位MAC运算。

提出一种带宽自适应的流水线SAR ADC，采用三极联浮动反相放大器实现高能效和低噪声。

提出一种无需校准的分数N模拟PLL，通过过采样DSM显著降低量化噪声。

提出一种基于数字PLL的低功耗相位调制器，采用非均匀时钟补偿和相位域数字预失真技术，实现低误差向量幅度。

一种全反射Wi-Fi兼容反向散射通信系统，提升通信距离并实现低功耗。

一种高精度毫米波多普勒雷达，用于位移和振动传感，消除检测零点。

本文介绍了一种在48 GHz下具有19.8:1 IP3/Pdc线性度指标的Ka波段InP DHBT功率放大器设计。

一种基于数字Bang-Bang PLL的新型LO移相系统，具有高精度和低功耗特性。

提出一种单点温度修调和批量校准的高精度低功耗频率参考系统，替代晶体振荡器。

提出一种共享电容同步开关整流器，无需电感或专用飞电容，实现高效压电能量收集。

提出一种基于电流模式直接数字射频调制器的能效无线发射机架构。

本文研究了基于130nm SiGe BiCMOS工艺的超高频低噪声放大器设计，探索了在fmax/2以上频率的性能表现。

IEEE JSSC 2022年特刊展示BiCMOS和化合物半导体集成电路技术进展，包括InP HBT和SiGe BiCMOS时钟生成电路及5G功率放大器。

Samuel Palermo教授成为IEEE JSSC期刊的新任副主编，专注于高速SerDes电路和硅光子互连技术。

本文介绍了IEEE固态电路期刊的出版信息及固态电路学会的领导团队。

提出一种高效能接收器，采用双反馈嵌套环CDR技术，提升高频抖动容限。

一种采用环形TDC精细量化器的12位260MS/s流水线-SAR ADC，具有自动电压时间域对齐功能。

提出一种12位有效精度、二阶噪声整形SAR ADC，采用PVT不敏感的电压-时间-电压转换器。

一款采用自适应偏置浮动逆变放大器（AB-FIA）和混合参考纹波抑制技术（H-RRM）的14位500MS/s单通道流水线-SAR ADC。

一款1984像素视网膜假体芯片，采用时域像素内图像处理技术，显著降低功耗。

28nm工艺的2T1R RRAM存内计算宏单元，提升边缘智能设备能效。

一种校准自由的双通道时间交织噪声整形SAR ADC，采用二阶误差前馈技术，实现高分辨率和带宽。

一种用于5G相控阵校准的高精度相位和幅度检测电路，采用39 GHz–150 kHz下变频方案。

提出一种新型电荷回收逻辑，用于单通道和多通道IO，显著降低功耗。

提出一种紧凑低相位噪声的19GHz方形几何四核Class-F VCO，采用电感共享技术。

一种混合磁电流传感器，结合霍尔板和线圈实现宽频带电流测量，并采用多路复用纹波抑制环路降低偏移。

提出一种0.56/0.8V多模视觉传感器，支持时序对比计算与局部二值模式特征提取

提出一种多级多步第五阶增量型ΔΣ模数转换器，实现高精度低延迟的传感器信号转换。

提出一种采用时间域放大器的超低电压睡眠定时器，实现高精度温度校准和低功耗。

提出一种基于锯齿波调制器的低噪声分数频率合成技术。

本文提出了一种用于超声胶囊内窥镜系统的宽带超声接收器和片上高压发射器，具有高能效和低功耗特性。

提出一种宽负载范围、高转换速率的无电容NMOS LDO，采用自适应增益嵌套米勒补偿和预加重反向偏置技术。

提出一种基于存内计算和高斯随机数生成器的能效贝叶斯神经网络加速器。

提出一种基于RC延迟比较的压力传感系统，用于植入式眼压监测，具有高能效和分辨率。

提出一种CCLS/CMLS混合电平转换器C3MLS，实现超宽范围高效能电平转换。

2022年亚洲固态电路会议（A-SSCC）精选论文特辑介绍，涵盖模拟、电源、生物医学、射频电路及机器学习SoC等领域。

提出一种基于标准单元的光传感器结构，用于检测数字电路中的激光电压探测攻击。

提出了一种高效能神经形态内存计算处理器，支持脉冲神经网络，显著降低功耗和面积。

提出一种高效能脉冲域深度神经网络处理器SNPU，采用两步编码和全稀疏处理单元提升能效。

IEEE固态电路期刊的出版信息及编委会成员介绍

基于门控环形振荡器的7位2GS/s时间域ADC，具有高能效和小面积。

提出一种0.7V输入、0.6V输出的双环路无误差放大器LDO，具有优异的线性和负载调节性能。

提出一种0.8V智能视觉传感器，集成微型CNN和可编程传感器内处理电路，用于低功耗边缘设备实时推理。

一款具有1133dB动态范围和600帧无缝全局快门的SPAD X射线探测器

提出一种12:1飞电容交叉连接降压转换器，采用D>0.5控制实现快速瞬态响应。

一种20Gb/s/pin的单端DECS收发器，无需CDR或CDA电路，具有高时序容忍度和抗电源噪声能力。

一款基于短时CNN和RNN的低功耗语音活动检测器，采用非易失性电容ROM存储权重。

65纳米CMOS荧光传感器用于活细胞动态监测

一款76-81 GHz毫米波雷达收发器，采用2×8 MIMO天线封装，适用于汽车雷达应用。

提出一种改进型KY转换器，通过连续飞电容充电电流提升效率至95%，适用于物联网应用。

一款高效165GHz 4FSK 17Gb/s收发器系统，采用频率重叠架构。

提出一种低刺激散射的像素共享亚视网膜假体SoC，采用模块化主动/返回电极方案和时间基光电二极管传感技术。

一种基于极性调制的28纳米体CMOS低温超导量子比特控制器

提出了一种三片堆叠的混合图像传感器，结合了1500万像素CIS和100万像素EVS，实现了高事件读取率。

提出一种高密度无线功率接收器，采用分路双路径和混合四路径整流转换技术，实现高输出电流。

基于8字形天线的无电池神经记录系统，实现3厘米无线通信范围。

一种用于移动OLED显示屏的超紧凑10位源驱动IC，采用LSB堆叠LV-to-HV放大DAC技术。

提出一种基于柔性a-IGZO薄膜晶体管技术的4×4主动电极矩阵，用于监测肌肉收缩。

提出一种低功耗TSV I/O设计，用于HBM，数据速率达10Gb/s。

提出一种集成误差恢复RISC-V核心和嵌入式DC-DC开关电容电压调节器的高能效微处理器。

一款用于384通道神经信号处理的在线尖峰排序IC，采用无监督几何感知OSort聚类技术，实现高精度和低功耗。

基于深度学习的毫米波无源器件和功率放大器逆向设计方法

设计并表征了一款用于量子计算的28纳米低温CMOS集成电路，实现低功耗高精度量子控制。

2023年IEEE ISSCC会议精选论文特辑，聚焦固态电路设计创新。

65nm CMOS工艺下采用输出功率最大化Gmax核心的H波段高效功率放大器设计

Fabio Sebastiano教授成为IEEE JSSC期刊的新副编辑，专注于低温电路、模拟和混合信号电路及传感器接口。

提出在体CMOS工艺中通过减色法实现光子波导的新方法。

IEEE JSSC期刊由IEEE固态电路学会出版，提供固态电路领域的最新研究成果。

提出一种基于环形放大器的低功耗12位1GS/s混合架构ADC。

提出一种12至1V四输出开关电容降压转换器，采用共享直流电容器技术，实现高效率和小体积。

一种采用斩波电容反馈网络和电容DAC的数字输入D类音频放大器，实现120.9 dB动态范围。

一款集成PLL和ADC的D波段接收器，实现128Gb/s数据速率和1.95pJ/b能效。

一款采用时间交织技术的28GS/s SAR ADC，通过时间域量化实现高能效转换。

本文设计了一种紧凑的CMOS RC频率参考，采用温度补偿技术实现低温度系数。

本文介绍了一种符合IEEE 802.15.4/4z标准的全集成超宽带SoC，具备精确定位和安全通信功能。

一种新型分布式N-path混频器架构的低功耗无线接收机，实现亚150µW功耗和高性能。

提出一种混合磁电流传感器，结合拾取线圈和霍尔板实现宽频带接触式电流测量。

一款低功耗256单元Ka波段CMOS相控阵接收器，适用于LEO小卫星通信系统。

提出一种基于逆常数斜率DTC的低杂散低抖动分数N数字PLL。

提出一种基于多芯片堆叠的开关电容驱动器，实现千伏级电压输出，效率高达97%。

提出一种带集成输入缓冲器的两步式SAR ADC，采用预测电平移位技术实现轨到轨信号摆幅，性能优异。

一种可重构单电感多级混合转换器，用于1节电池充电，支持5-24V宽输入电压范围。

提出一种可扩展的N步均分SSHI整流器，用于压电能量收集，显著提升功率提取效率。

一种采用量化预测展开增益误差整形技术的二阶噪声整形流水线SAR ADC

提出一种低于1V的BJT温度传感器，采用电容偏置技术，实现高精度和高效能。

一种温度和老化补偿的RC振荡器，通过周期性锁定主振荡器频率到参考振荡器，实现长期稳定性。

提出一种新型三阶准椭圆N路径滤波器，通过时钟增强线性度，实现高频操作与高功率处理能力。

提出一种采用全状态相位选择技术的三级电流模式升压转换器，优化飞跨电容电压校准和模式切换。

采用8路串联变压器和IQ重用技术的Doherty数字功率放大器，实现高输出功率和高效率。

一种基于单LC-VCO的5G FR1宽带LO生成器，采用子采样架构和数字校准技术实现低相位噪声。

2023年IEEE ISSCC会议精选论文特辑，涵盖RF、无线、模拟、电源管理和数据转换器电路。

一款用于5G新无线电应用的低损耗全被动谐波抑制混频器优先接收器

本文提出了一种自适应1 f 3 EMI控制技术，用于汽车电源电路，有效应对输入电压和负载电流的剧烈变化。

提出一种可扩展的多核振荡器，通过抵消共模谐振降低相位噪声，适用于毫米波频段。

IEEE JSSC期刊由IEEE固态电路学会出版，提供固态电路领域的最新研究和技术进展。