← 返回 JSSC 论文列表JSSC 2023第4期RF & Wireless65nmPower Amplifier
A 39-GHz CMOS Bidirec tional Doherty Phased- Array Beamformer Using Shared-LUT D
本文展示了一种39GHz CMOS相控阵波束成形器，针对5G DP-MIMO应用，采用共享LUT DPD技术和双向Doherty PA-LNA设计以提高能效和面积效率。
65nm CMOS, 18.9-dBm饱和输出功率, 17.8% PAE, 4.8-dB NF
39GHzCMOS相控阵Doherty5G
▸创新点1：共享LUT DPD技术（系统创新） - 通过共享查找表（LUT）实现数字预失真（DPD）在多波束形成器元件中的高效集成，显著降低硬件开销和功耗，解决了大规模阵列中DPD实现的复杂性问题。
▸创新点2：双向Doherty PA-LNA设计（电路创新） - 提出不平衡中和双向操作的Doherty PA-LNA结构，在PA模式下实现18.9-dBm饱和输出功率和17.8% PAE（6-dB PBO），LNA模式下4.8-dB NF，兼顾高PAPR信号效率和系统成本。
▸创新点3：元件间失配补偿技术（方法创新） - 针对PVT变化引入的阵列元件失配问题，提出动态补偿方法，提升共享LUT DPD在64-QAM调制下的线性化性能，实测误差向量幅度（EVM）改善超过5dB。
▸创新点4：高集成度WLCSP封装（系统创新） - 采用65nm CMOS工艺和晶圆级芯片封装（WLCSP），单个元件面积仅0.82mm²（含LDO），为5G DP-MIMO应用提供超高密度集成解决方案。
Abstract
This article demonstrates a 39-GHz CMOS phased-
array beamformer aiming for power-efficient and area-efficient
fifth-generation (5G) dual-polarized multiple-in–multiple-out
(DP-MIMO) applications. To address the digital pre-distortion
(DPD) implementation issue in the massive beamformer ele-
ments with Doherty technique integrated, an inter-element
mismatch compensation technique is introduced for improving
the shared-lookup table (LUT) DPD performance over the
process, voltage and temperature (PVT