← 返回 JSSC 论文列表JSSC 2023第8期Digital Circuits0.18-µm CMOSNeural Network Accelerator
Fully Integrated Frequency-Tuning Switched-Capacitor Rectifier for Piezoelectric
提出首个全集成同步电荷提取接口，提升能量提取效率和输出功率。
最大输出功率提升率8.14×，带宽提升405%
全集成同步电荷提取能量提取效率最大功率点跟踪压电能量采集
▸创新点1：无外部被动元件和最小化片上电容（系统创新）。通过全集成设计消除外部组件依赖，采用多步软充电技术将片上电容减少至业内最小，显著降低系统体积和成本。
▸创新点2：多步软充电技术减少能量提取损耗（电路创新）。通过分阶段软充电策略降低开关导通损耗，提升能量提取效率至最优水平，具体实现405%带宽提升。
▸创新点3：正电流选择器实现数字整流（方法创新）。提出新型数字整流架构，利用PCS消除传统模拟整流器的阈值损失，使输出功率提升率达8.14倍（VD=0.12V时）。
▸创新点4：自动相位/幅度调谐实现宽频MPPT（系统创新）。结合SECE策略开发自适应调谐算法，突破PEH自然带宽限制，动态追踪最大功率点。
Abstract
This article proposed the first fully integrated syn-
chronous electric-charge extraction (SECE) interface, featuring:
1) no external passive components and the smallest normalized
on-chip capacitance; 2) an increased energy-extraction efficiency;
and 3) a maximized extracted power regardless of the input
and output conditions. With the multi-step soft-charging (MSC)
technique relaxing energy-extraction conduction loss, we can
effectively minimize the on-chip capacitance while improving the
ener