← 返回 JSSC 论文列表JSSC 2023第2期Data Converters180nmNeural Network Accelerator
A 00046-mm2 Two-Step Incremental DeltaSigma Analog-to-Digital Converter Neuronal
一种用于高密度CMOS神经元探针的ADC前端，具有原位数字化和电极偏移电压补偿功能。
0.0046 mm²面积, 4.88 μVrms噪声, 8.57 μW功耗
神经元探针ADCCMOS噪声功耗
▸创新点1：连续时间两步增量ΔΣ ADC（方法创新）：该设计采用连续时间两步增量ΔΣ ADC架构，通过硬件共享技术显著减小了电路面积，实现了在0.0046 mm²面积内集成，适用于高密度CMOS神经元探针。
▸创新点2：扩展计数技术（方法创新）：引入扩展计数技术，提高了ADC的分辨率和精度，同时降低了噪声水平，在0 Hz–10 kHz全带宽内平均集成噪声低至4.88 μVrms。
▸创新点3：120 mVpp输入偏移电压补偿（电路创新）：设计了高效的输入偏移电压补偿电路，能够补偿高达120 mVpp的电极偏移电压，确保信号采集的准确性，适用于神经元信号记录。
▸创新点4：低功耗设计（系统创新）：整体系统功耗优化，每个记录前端仅消耗8.57 μW，数据传输额外消耗6.05 μW每通道，适用于长时间、高密度的神经元信号监测。
Abstract
This article presents a recording front end for
high-density CMOS neuronal probes with in situ digitization
and electrode offset voltage compensation. The analog front
end (AFE) is based on a continuous-time (CT) two-step (TS)
incremental delta–sigma (I) analog-to-digital converter (ADC)
with an extended counting technique and features an input
offset voltage compensation of 120 mVpp. Hardware sharing in
the TS quantization process allows the integration of the front
end in an area of only 0.0